特許

J-GLOBAL ID：200903034687225101

半導体集積回路装置およびその製造方法

発明者： 山岡 徹 ,  本田 浩嗣 ,  桜井 浩司
出願人/特許権者： 松下電子工業株式会社
代理人 (1件)： 滝本 智之 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-236302
公開番号（公開出願番号）：特開平10-084045
出願日： 1996年09月06日
公開日（公表日）： 1998年03月31日
要約：

【要約】【課題】 プログラマブル素子の書き込み時に使用する高耐圧CMOSトランジスタが集積された半導体集積回路装置において、標準トランジスタと高耐圧トランジスタのチャネルドープ領域が共通であることにより、高耐圧トランジスタのドレイン耐圧が低下してしまうことを解決する。【解決手段】 Pウエル領域2と、素子分離のためのシリコン酸化膜3とが設けられたP型で比抵抗10〜20Ωcmの単結晶シリコン基板1上に、絶縁ゲート型電界効果トランジスタA,Bの各チャネルドープ領域4a,4bを別々に構成し、チャネルドープ領域4bの不純物濃度をチャネルドープ領域4aの不純物濃度の2〜10倍とした。これにより、二種類の絶縁ゲート型電界効果トランジスタの特性を独立に制御でき、高耐圧CMOSトランジスタの電気特性のばらつきを抑制し、その専有面積を縮小することができる。

請求項（抜粋）：

複数種類の電界効果トランジスタが集積された半導体集積回路装置であって、それぞれの電界効果トランジスタのチャネルドープ領域における不純物濃度が異なる量であることを特徴とする半導体集積回路装置。

IPC (5件)：

H01L 21/8234 ,  H01L 27/088 ,  H01L 21/265 ,  H01L 29/78 ,  H01L 21/336

FI (4件)：

H01L 27/08 102 B ,  H01L 21/265 V ,  H01L 29/78 301 H ,  H01L 29/78 301 P