特許

J-GLOBAL ID：200903034691671841

半導体集積回路の配線構造

発明者： 林 喜宏
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-131616
公開番号（公開出願番号）：特開平10-284593
出願日： 1994年05月20日
公開日（公表日）： 1998年10月23日
要約：

【要約】【課題】 極微細の半導体素子を接続する金属配線の幅あるいはピッチの減少に伴って顕在化してくる金属配線の信頼性低下や配線間容量の増大あるいは多層配線間のスルーホール抵抗の増大を解決する配線構造を提供する。【解決手段】 薄い導電性硬質膜5で全表面が覆われた金属配線15を、側壁膜のある溝に埋め込んで配線間の距離を増大させて配線間容量を低減させ、さらに下層配線15の幅よりも大きなスルーホール16を形成することで、下層配線15の上面と側面とで上層配線19と接続することで多層配線間の縦接続抵抗を低減させている多層配線構造である。

請求項（抜粋）：

半導体基板に形成された下地デバイス層上に表面の平坦な第1の絶縁膜と第2の絶縁膜と第3の絶縁膜とが積層され、第2の絶縁膜に側壁膜の形成された配線溝を有し、第1の絶縁膜には前記配線溝底部領域から下地デバイス層に達する側壁膜を有さない第1の孔が形成されており、前記配線溝と第1の孔に第1の配線金属が埋め込まれ、さらに第3の絶縁膜を貫き第2の絶縁膜内部に達しかつ第1の金属の幅よりも大きい第2の孔に第2の配線金属が埋め込まれ、かかる第1の配線金属の上面と側面とで第2の配線金属が接続されていることを特徴とする配線構造。