特許

J-GLOBAL ID：200903034710772050

入力回路及び無線通信装置

発明者： ▲吉▼原 和弘
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願平10-225591
公開番号（公開出願番号）：特開2000-059149
出願日： 1998年08月10日
公開日（公表日）： 2000年02月25日
要約：

【要約】【課題】 アナログ回路の低消費電力化とレイアウト面積の縮小化とを図るための技術を提供することにある。【解決手段】 入力トランジスタのゲート電極と高電位側電源とに結合された抵抗(R1)と、上記入力トランジスタのゲート電極と低電位側電源とに結合された第2MOSトランジスタ(M4)とを含んでバイアス回路を構成する。第2MOSトランジスタのゲート電極に適当なゲートバイアスを供給することにより、第2MOSトランジスタに流れる電流を微小電流に調整する。抵抗R1はインピーダンス整合用とされ、バイアス設定用と異なり小さなものを適用することができるので、バイアス設定のための大きな値の抵抗が不要とされ、レイアウト面積の縮小化を図ることができる。

請求項（抜粋）：

アナログ信号が入力される第1トランジスタと、上第1トランジスタをバイアスするためのバイアス回路とを含む入力回路において、上記バイアス回路は、上記第1トランジスタのゲート電極と高電位側電源とに結合され、信号源とインピーダンスを整合させるための抵抗と、上記第1トランジスタのゲート電極と低電位側電源とに結合され、定電流源として機能される第2トランジスタとを含んで成ることを特徴とする入力回路。

IPC (2件)：

H03F 1/56 ,  H03F 3/189

FI (2件)：

H03F 1/56 ,  H03F 3/189

Fターム (37件)：

5J091AA01 ,  5J091CA36 ,  5J091CA92 ,  5J091FA10 ,  5J091HA10 ,  5J091HA17 ,  5J091HA25 ,  5J091HA29 ,  5J091KA00 ,  5J091KA03 ,  5J091KA06 ,  5J091KA12 ,  5J091KA29 ,  5J091KA44 ,  5J091MA21 ,  5J091SA01 ,  5J091SA13 ,  5J091TA01 ,  5J092AA01 ,  5J092CA36 ,  5J092CA92 ,  5J092FA10 ,  5J092HA10 ,  5J092HA17 ,  5J092HA25 ,  5J092HA29 ,  5J092KA00 ,  5J092KA03 ,  5J092KA06 ,  5J092KA12 ,  5J092KA29 ,  5J092KA44 ,  5J092MA21 ,  5J092SA01 ,  5J092SA13 ,  5J092TA01 ,  5J092VL07