特許
J-GLOBAL ID：200903034713047373
データ処理装置
発明者：
出願人/特許権者：
代理人 (1件)：
平木 道人 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-216729
公開番号（公開出願番号）：特開平8-063427
出願日： 1994年08月19日
公開日（公表日）： 1996年03月08日
要約：
【要約】【目的】 マスタのデータ転送要求に対してスレーブが応答できるようになるまでの間は、バス上での無駄なサイクル発生を防止する。【構成】 スレーブ2a等はマスタ1a等からのアクセス要求に応答することができるまでの準備期間つまり応答不能時間Tを算出し、この時間Tをデータ・バスに送出する。マスタ1a等は時間Tをタイマに設定し、そのタイムアップまではバス要求BRをイネーブルにしない。また、時間Tをバス・コントローラ3に設けたタイマに設定し、そのタイムアップまではBG信号をイネーブルにしないようにして、マスタにバス使用許可を与えないようにもできる。
請求項（抜粋）：
バス・マスタとして動作する複数のマスタ・モジュールと、該マスタ・モジュールからの要求によってデータ転送を行う複数のスレーブ・モジュールと、前記マスタ・モジュールおよびスレーブモジュールが接続されているシステム・バスとを有するデータ処理装置において、マスタ・モジュールからのデータ転送要求に即座に応答できない場合に、再実行アクノレッジを送出する手段、およびこの再実行アクノレッジととともに応答不能時間情報をマスタ・モジュールに送出する手段を設けたスレーブ・モジュールと、前記応答不能時間情報を検出する手段、および前記応答不能時間情報に基づいて設定されたタイマ手段のタイムアップまでバス使用要求を停止する手段を設けたマスタ・モジュールとを具備したことを特徴とするデータ処理装置。
IPC (2件)：
G06F 13/36 520
, G06F 13/362 510
