特許

J-GLOBAL ID：200903034721669324

不揮発性メモリ素子及びその製造方法

発明者： 韓 禎 希 ,  金 志 永 ,  カン ロン ワン ,  金 ジョン 雨 ,  蔡 洙 杜 ,  朴 贊 真
出願人/特許権者： 三星電子株式会社
代理人 (1件)： 特許業務法人共生国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2008-083967
公開番号（公開出願番号）：特開2008-244485
出願日： 2008年03月27日
公開日（公表日）： 2008年10月09日
要約：

【課題】高集積化が容易で、且つ高い信頼性を有する不揮発性メモリ素子及びその製造方法を提供する。【解決手段】本発明の不揮発性メモリ素子は、複数の第1半導体層、複数の第2半導体層、複数の第1ストレージノード、及び複数の第1制御ゲート電極を備える。複数の第1半導体層は、基板上に積層され、複数の第2半導体層は、複数の第1半導体層の間にそれぞれ介在して複数の第1半導体層の間に複数の第1トレンチを限定するように複数の第1半導体層の一端からリセスされ、複数の第1ストレージノードは、複数の第1トレンチの内部の第2半導体層の表面上に提供され、複数の第1制御ゲート電極は、複数の第1トレンチを満たすように複数の第1ストレージノード上に形成される。【選択図】図1

請求項（抜粋）：

基板上に積層された複数の第1半導体層と、 前記複数の第1半導体層の間にそれぞれ介在し、前記複数の第1半導体層の間に複数の第1トレンチを限定するように前記複数の第1半導体層それぞれの一端からリセスされた複数の第2半導体層と、 前記複数の第1トレンチの内部の前記第2半導体層の表面上の複数の第1ストレージノードと、 前記複数の第1トレンチを満たすように、前記複数の第1ストレージノード上に形成された複数の第1制御ゲート電極と、を備えることを特徴とする不揮発性メモリ素子。

IPC (4件)：

H01L 21/824 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115

FI (2件)：

H01L29/78 371 ,  H01L27/10 434

Fターム (42件)：

5F083EP03 ,  5F083EP17 ,  5F083EP18 ,  5F083EP22 ,  5F083EP23 ,  5F083EP44 ,  5F083EP48 ,  5F083EP49 ,  5F083EP56 ,  5F083EP60 ,  5F083EP76 ,  5F083GA06 ,  5F083GA10 ,  5F083GA12 ,  5F083JA03 ,  5F083JA04 ,  5F083JA19 ,  5F083JA35 ,  5F083JA53 ,  5F083KA01 ,  5F083MA06 ,  5F083MA16 ,  5F083MA20 ,  5F083NA06 ,  5F083PR06 ,  5F083PR25 ,  5F083PR40 ,  5F101BA12 ,  5F101BA19 ,  5F101BA29 ,  5F101BA35 ,  5F101BA36 ,  5F101BA45 ,  5F101BA46 ,  5F101BA54 ,  5F101BB02 ,  5F101BB05 ,  5F101BB08 ,  5F101BD16 ,  5F101BD34 ,  5F101BF09 ,  5F101BH11