特許
J-GLOBAL ID:200903034737959969
等化回路及びそれを用いた再生装置
発明者:
出願人/特許権者:
代理人 (1件):
作田 康夫
公報種別:公開公報
出願番号(国際出願番号):特願2000-347445
公開番号(公開出願番号):特開2002-150686
出願日: 2000年11月09日
公開日(公表日): 2002年05月24日
要約:
【要約】【課題】再生開始時のクロックが同期するまでの期間において、自動等化回路のタップ係数が発散したり、タップ係数の収束が遅くなるという不安定動作を解消する。【解決手段】再生開始時、係数制御回路90は係数記憶回路91に記憶しているタップ係数値を初期値として自動等化回路60に与え、タップ係数の更新を停止して固定等化モードで動作させる。次に、同期検出回路83がクロックが同期したことを検出すると、タップ係数の更新を実行し、自動等化モードに移行する。係数制御回路90は、さらに、誤り検出回路71で検出した符号誤り数が所定の値以下のときのタップ係数値を係数記憶回路91に記憶させる。そして特殊再生モードなどに移行すると、前もって記憶したタップ係数値を再設定するとともに、タップ係数更新を停止させ固定等化モードで動作させる。
請求項(抜粋):
伝送された情報信号をA/D変換し等化する等化回路において、A/D変換した前記情報信号を等化する複数のタップを有するトランスバーサル型フィルタと、前記トランスバーサル型フィルタで等化された情報信号の符号を判別し、それに基づき振幅誤差に応じた値を演算する誤差演算回路と、前記誤差演算回路の出力信号と前記複数のタップそれぞれの出力信号から、それぞれのタップ係数を更新するタップ係数更新回路と、前記A/D変換用クロックと前記等化された情報信号の同期を検出する同期検出回路と、を具備し、等化動作開始時は、前記複数のタップの係数をそれぞれ所定の初期値に固定して動作し、前記同期検出回路が前記A/D変換用クロックの同期したことを検出した後、前記タップ係数更新回路は前記複数のタップの係数をそれぞれ更新して動作することを特徴とする等化回路。
IPC (2件):
G11B 20/10 321
, H04B 3/06
FI (2件):
G11B 20/10 321 A
, H04B 3/06 C
Fターム (15件):
5D044AB07
, 5D044BC01
, 5D044CC01
, 5D044DE28
, 5D044FG11
, 5D044GK12
, 5K046AA01
, 5K046EE06
, 5K046EF17
, 5K046EF23
, 5K046EF31
, 5K046EF33
, 5K046EF34
, 5K046EF36
, 5K046EF37
前のページに戻る