特許
J-GLOBAL ID：200903034762576829
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
有我 軍一郎
公報種別：公開公報
出願番号（国際出願番号）：特願平6-034345
公開番号（公開出願番号）：特開平7-245390
出願日： 1994年03月04日
公開日（公表日）： 1995年09月19日
要約：
【要約】【目的】 ソース/ドレイン拡散層形成用イオン注入を行う際、ゲート電極下のゲート酸化膜に+の電荷を流れ難くして、ゲート酸化膜劣化を生じ難くすることができ、素子特性の劣化を抑えることができる。【構成】 基板1上にレジスト膜5を形成する工程と、次いで、該レジスト膜5をパターニングして開口部5aを形成する工程と、次いで、全面に非晶質カーボン膜6を形成する工程と、次いで、パターニングした該レジスト膜5をマスクとし、イオン注入によりイオンを該開口部5a内の該非晶質カーボン膜6を通過させて該基板1内に導入する工程と、次いで、該非晶質カーボン膜6及び該レジスト膜5を同時に除去する工程とを含む。
請求項（抜粋）：
基板(1)上にレジスト膜(5)を形成する工程と、次いで、該レジスト膜(5)をパターニングして開口部(5a)を形成する工程と、次いで、全面に非晶質カーボン膜(6)を形成する工程と、次いで、パターニングした該レジスト膜(5)をマスクとし、イオン注入によりイオンを該開口部(5a)内の該非晶質カーボン膜(6)を通過させて該基板(1)内に導入する工程と、次いで、該非晶質カーボン膜(6)及び該レジスト膜(5)を同時に除去する工程とを含むことを特徴とする半導体装置の製造方法。
IPC (2件)：
前のページに戻る
