特許
J-GLOBAL ID：200903034767231390
液晶表示装置の駆動回路
発明者：
出願人/特許権者：
代理人 (1件)：
小池 晃 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-027060
公開番号（公開出願番号）：特開平10-222133
出願日： 1997年02月10日
公開日（公表日）： 1998年08月21日
要約：
【要約】【課題】 高解像度の液晶表示装置に低解像度の映像を表示する際に画質の劣化を抑制することのできる液晶表示装置の駆動回路を提供する。【解決手段】 D-フリップフロップ11は、周波数25MHzのVGA用のサンプリングクロックをその半分の周波数12.5MHzに間引いて、排他的ORゲート12に供給する。一方、排他的ORゲート12には、タイミングジェネレータからフィールド反転クロックが供給されている。排他的ORゲート12は、上記12.5MHzのサンプリングパルスと上記フィールド反転クロックの排他的論理和を出力する。映像信号は、この出力されたクロックに同期して液晶表示装置に供給される。
請求項（抜粋）：
映像信号の水平同期信号及び垂直同期信号に基づいてサンプリングクロックを生成するタイミングジェネレータと、上記サンプリングクロックのレートを1/2に間引いて、この間引いたクロックを1/2周期ずらす画素ずらし手段と、上記画素ずらし手段からのサンプリングクロックに同期して上記映像信号を出力し、この映像信号を液晶表示装置に供給する映像信号出力手段とを備えることを特徴とする液晶表示装置の駆動回路。
IPC (5件)：
G09G 3/36
, G09G 5/00 520
, G09G 5/00 550
, G09G 5/18
, H04N 5/66 102
G09G 3/36
, G09G 5/00 520 W
, G09G 5/00 550 H
, G09G 5/18
, H04N 5/66 102 B
