特許
J-GLOBAL ID：200903034788540237
化合物半導体装置およびその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
大胡 典夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-062728
公開番号（公開出願番号）：特開平10-256533
出願日： 1997年03月17日
公開日（公表日）： 1998年09月25日
要約：
【要約】【課題】 低いソース抵抗、ドレイン抵抗および高いゲートードレイン耐圧を有するHEMT素子を歩留まりよく製造する方法およびそれを可能とする素子構造の提供すること。【解決手段】 半導体基板上にIn、Ga、およびPを含む第1化合物半導体層を形成し、この第1化合物半導体層上に、直接またはバッファ層を介して、少なくともGaおよびAsを含む第2の化合物半導体層からなるチャンネル層を形成する。このチャネル層上に、電子供給層およびショットキーコンタクト層を積層し、このショットキーコンタクト層上に形成されたマスクを介して前記第1化合物半導体層に向かってエッチング処理を施してメサ状のゲート電極領域積層体を形成する。このメサ状のゲート電極領域積層体の両側に露出した前記第1化合物半導体上に、n型不純物を含む半導体からなるオーミックコンタクト層を成長する半導体装置の製造方法。
請求項（抜粋）：
半導体基板上にIn、Ga、およびPを含む第1化合物半導体層を形成し、この第1化合物半導体層上に、直接またはバッファ層を介して、少なくともGaおよびAsを含む第2の化合物半導体層からなるチャンネル層を形成する工程と、このチャネル層上に、電子供給層およびショットキーコンタクト層を積層する工程と、このショットキーコンタクト層上に形成されたマスクを介して前記第1化合物半導体層に向かってエッチング処理を施してメサ状のゲート電極領域積層体を形成する工程と、このメサ状のゲート電極領域積層体の両側に露出した前記第1化合物半導体上に、n型不純物を含む半導体からなるオーミックコンタクト層を成長する工程とを備えたことを特徴とする化合物半導体装置の製造方法。
IPC (3件)：
H01L 29/778
, H01L 21/338
, H01L 29/812
