特許

J-GLOBAL ID：200903034802172190

多層配線基板及び半導体装置

発明者： 竹内 之治 ,  清水 満晴
出願人/特許権者： 新光電気工業株式会社
代理人 (1件)： 岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願平11-322827
公開番号（公開出願番号）：特開2001-144207
出願日： 1999年11月12日
公開日（公表日）： 2001年05月25日
要約：

【要約】【課題】 多層配線基板において、スイッチングノイズの発生、電源ライン等の電位の変動等を抑制するのに十分なデカップリング効果を奏し、搭載する半導体素子(チップ)の動作信頼性の向上に寄与することを目的とする。【解決手段】 多層配線基板11上で半導体素子12が搭載される領域に、半導体素子12の外部接続端子14P,14G,14Sの配列に対応してマトリクス状に複数のパッド15P,15G,15Sが形成され、該パッドのうち、少なくとも最も外側に配列されたパッドは、キャパシタンス素子13に接続される電源用又はグランド用として用いられ、その内側に配列された残りのパッドは、信号用として用いられる。

請求項（抜粋）：

半導体素子と共に前記半導体素子が搭載される領域の周囲にキャパシタンス素子を搭載する多層配線基板において、前記多層配線基板の前記半導体素子が搭載される領域に、前記半導体素子に形成された複数の外部接続端子の配列に対応してマトリクス状に複数のパッドが形成され、前記複数のパッドのうち、少なくとも最も外側に配列されたパッドは、前記キャパシタンス素子に接続される電源用又はグランド用として用いられ、その内側に配列された残りのパッドは、信号用として用いられることを特徴とする多層配線基板。

IPC (2件)：

H01L 23/12 ,  H05K 3/46

FI (4件)：

H05K 3/46 Q ,  H05K 3/46 Z ,  H01L 23/12 B ,  H01L 23/12 E

Fターム (14件)：

5E346AA12 ,  5E346AA13 ,  5E346AA15 ,  5E346AA33 ,  5E346AA43 ,  5E346BB02 ,  5E346BB03 ,  5E346BB04 ,  5E346BB06 ,  5E346BB11 ,  5E346BB16 ,  5E346FF45 ,  5E346HH01 ,  5E346HH04