特許

J-GLOBAL ID：200903034805766392

半導体集積回路

発明者： 柿本 哲也
出願人/特許権者： ヤマハ株式会社
代理人 (1件)： 伊丹 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平6-339633
公開番号（公開出願番号）：特開平8-186255
出願日： 1994年12月28日
公開日（公表日）： 1996年07月16日
要約：

【要約】【目的】 大電流を安定に高速スイッチングできるMOSトランジスタを有する半導体集積回路を提供する。【構成】 シリコン基板内の一つの区画された素子形成領域11を横切って複数本のゲート電極12が配設され、各ゲート電極12を挟んで両側にソース及びドレインとなるn+型拡散層13が形成され、且つ複数本のゲート電極12の両端部にコンタクトするアルミニウム配線15が配設されて、各ゲート電極12が両端部から同時に駆動されるようにした出力用MOSトランジスタを有する。

請求項（抜粋）：

半導体基板内の一つの区画された素子形成領域を横切って複数本のゲート電極が配設され、各ゲート電極を挟んで両側にソース及びドレインとなる拡散層が形成され、且つ前記複数本のゲート電極の両端部にゲート信号が供給されるようにしたMOSトランジスタを有することを特徴とする半導体集積回路。

IPC (3件)：

H01L 29/78 ,  H01L 21/8234 ,  H01L 27/088

FI (2件)：

H01L 29/78 301 W ,  H01L 27/08 102 C