特許
J-GLOBAL ID:200903034815186726

メモリ管理装置およびメモリ管理方法

発明者:
出願人/特許権者:
代理人 (1件): 山内 梅雄
公報種別:公開公報
出願番号(国際出願番号):特願2000-046885
公開番号(公開出願番号):特開2001-236249
出願日: 2000年02月24日
公開日(公表日): 2001年08月31日
要約:
【要約】 (修正有)【課題】 要求したメモリ領域のサイズにかかわらずメモリの確保や開放処理を高速で行うことができ、メモリ領域にフラグメントが発生しにくいメモリ管理装置を得る。【解決手段】 ローカルメモリ306は、書き込みと読み出しを行うメモリ領域331とこれを管理する管理データ領域332で構成される。メモリ領域331は、固定された最小サイズのメモリセルとしての第1のメモリセル3411と、これをN(たとえば8)倍したサイズの第2のメモリセル3412と、これを更にN倍したサイズの第3のメモリセル3413のように複数の階層のメモリセルで構成されている。それぞれのメモリセルは、対応するビットマップ部3541、3542......で管理される。メモリの獲得が要求されると、そのサイズ以下で最も近いサイズのメモリセルが選択され、対応するビットマップ部354で空きを確認して領域の獲得が行われる。
請求項(抜粋):
読み書き可能な所定サイズのメモリ領域のそのサイズを記憶するメモリ領域サイズ記憶手段と、このメモリ領域サイズ記憶手段に記憶したサイズのメモリ領域を固定長ブロックとしての第1のメモリセルで分割するときのその固定長ブロックのサイズを記憶する第1のメモリサイズ記憶手段と、前記メモリ領域について前記第1のメモリセルごとの使用の状態をビットマップとして記憶する第1のビットマップ部と、前記第1のメモリセルを予め定められた整数倍であるN倍のメモリ量ごとに上位のメモリセルとしてまとめ、更にそれをN倍のメモリ量ごとに更に上位のメモリセルにまとめるようにして、前記メモリ領域を最大階層としてのa-1階層(ただしaは2以上の整数)に階層化し、これらのそれぞれを第2のメモリセル〜第aのメモリセルとしたときのこれらのメモリセルごとの使用の状態をビットマップとして記憶した第2〜第aのビットマップ部と、前記メモリ領域に対するメモリの確保の要求があったとき、その要求したメモリのサイズよりも小さくそのサイズに最も近いサイズのメモリセルの階層を選択するメモリセル階層選択手段と、このメモリセル階層選択手段によって選択された階層のメモリセルに対応するビットマップ部から前記メモリの確保の要求があったメモリのサイズを満足するのに最低限必要な数の連続したメモリセルの場所を表わしたアドレスを検索するアドレス検索手段と、このアドレス検索手段によって検索されたアドレスを用いて前記メモリ領域を前記メモリの確保の要求があったメモリのサイズを満足するのに最低限必要な数の連続したメモリセル分だけ確保するメモリ確保手段とを具備することを特徴とするメモリ管理装置。
IPC (3件):
G06F 12/00 501 ,  G06F 12/00 ,  G06F 12/02 530
FI (3件):
G06F 12/00 501 H ,  G06F 12/00 501 M ,  G06F 12/02 530 B
Fターム (4件):
5B060AA12 ,  5B060AA14 ,  5B082CA01 ,  5B082CA08
引用特許:
審査官引用 (3件)
  • 空き領域検索方法
    公報種別:公開公報   出願番号:特願平3-199085   出願人:株式会社日立製作所
  • 特開昭61-253530
  • 特開昭61-253530

前のページに戻る