パルス幅延長回路

発明者： ,
出願人/特許権者：
代理人 (1件)：松本眞吉
公報種別：公開公報
出願番号（国際出願番号）：特願平5-233893
公開番号（公開出願番号）：特開平7-095018
出願日： 1993年09月20日
公開日（公表日）： 1995年04月07日
要約：

【要約】【目的】入力パルス幅が狭くても、簡単な構成で、入力パルス幅を延長した1個のパルスを出力する。【構成】縦続接続されたインバータ10〜13からなるパルス遅延回路の入力端と出力端からの負パルスa、eがナンドゲート14で合成されて、入力パルスの幅を延長した1つの正パルスfが得られる。インバータ11、13の出力端とグランド線VSSとの間にnMOSトランジスタN5、N6が接続され、トランジスタN5、N6の両ゲートに負パルスaを反転した正パルス*aが供給される。トランジスタN5、N6は、正パルス*a供給前にオフになり、正パルス*aでオンになって、パルスaがインバータ11、13の出力端迄に伝播する前に伝播時の電位の方に、インバータ11、13の出力端の電位が変化する。これにより、パルスeの始端変化が先取りされる。一方、パルスeの終端はトランジスタN5、N6が無い場合と同一になる。

請求項（抜粋）：

1つのインバータ又は縦続接続された複数のインバータ(10〜13)を有し、初段の該インバータの入力端に第1パルス(a)が供給され、該第1パルスを伝播遅延させた第2パルス(e)を出力するパルス遅延回路と、該パルス遅延回路の入力端と出力端とがそれぞれ第1入力端と第2入力端とに接続され、該第1入力端の論理値と該第2入力端の論理値との論理演算を行って、該第1パルスの始端から該第2パルスの終端までの幅のパルス(f)を出力する論理ゲート(14)と、を有するパルス幅延長回路において、該パルス遅延回路の任意の第1インバータの出力端と電源配線との間に接続され、該第1パルス又は該第1パルスの論理を反転させた第1反転パルス(*a)が制御入力端に供給され、該制御入力端の論理値によりオン・オフされるスイッチ素子(N5、N6)を有し、該スイッチ素子は、該第1パルス供給前にオフになり、該第1パルスでオンになり、該オンにより該電源配線の電位が該第1インバータの該出力端に伝達されて、該第1パルスが該第1インバータの出力端迄に伝播する前に伝播時の電位の方に、該第1インバータの該出力端の電位が変化するようにしたことを特徴とするパルス幅延長回路。

前のページに戻る