特許

J-GLOBAL ID：200903034854915271

半導体記憶装置およびその製造方法

発明者： 西岡 奈保
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-159874
公開番号（公開出願番号）：特開2000-349262
出願日： 1999年06月07日
公開日（公表日）： 2000年12月15日
要約：

【要約】【課題】 書き込み/消去に有利な形状のメモリセルを含み、しかも周辺回路の負荷を低減し、サイズの小さなチップのメモリセルを含む半導体記憶装置およびその製造方法を得る。【解決手段】 シリコン基板101上にシリコン酸化膜110を介して形成されたフローティングゲート電極111と、このフローティングゲート電極上にシリコン酸化膜112を介して形成されたコントロールゲート電極117を備え、フローティングゲート電極の形成時、このフローティングゲート電極の形状を、フローティングゲート電極側の上辺の長さがシリコン基板側の下辺の長さよりも大きくなるように設定する。

請求項（抜粋）：

半導体基板上に第1の絶縁膜を介して形成されたフローティングゲート電極と、該フローティングゲート電極上に第2の絶縁膜を介して形成されたコントロールゲート電極を備えた半導体記憶装置であって、上記フローティングゲート電極の形成時、該フローティングゲート電極の形状を、上記フローティングゲート電極側の上辺の長さが上記半導体基板側の下辺の長さよりも大きくなるように設定したことを特徴とする半導体記憶装置。

IPC (7件)：

H01L 27/115 ,  H01L 21/3065 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 29/786 ,  H01L 21/336

FI (5件)：

H01L 27/10 434 ,  H01L 21/302 F ,  H01L 29/78 371 ,  H01L 29/78 617 J ,  H01L 29/78 617 S

Fターム (32件)：

5F001AA25 ,  5F001AA43 ,  5F001AA63 ,  5F001AB08 ,  5F001AC01 ,  5F001AD03 ,  5F001AD62 ,  5F001AE08 ,  5F001AG28 ,  5F004AA09 ,  5F004AA16 ,  5F004DA04 ,  5F004DA26 ,  5F004DB02 ,  5F004EA37 ,  5F004EB02 ,  5F083EP03 ,  5F083EP23 ,  5F083EP55 ,  5F083EP56 ,  5F083GA09 ,  5F083GA22 ,  5F083GA27 ,  5F083JA04 ,  5F083JA32 ,  5F083JA36 ,  5F083PR12 ,  5F083PR21 ,  5F083PR33 ,  5F083PR36 ,  5F083PR43 ,  5F083PR53