特許
J-GLOBAL ID:200903034892681667

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 佐藤 隆久
公報種別:公開公報
出願番号(国際出願番号):特願平9-103644
公開番号(公開出願番号):特開平10-294367
出願日: 1997年04月21日
公開日(公表日): 1998年11月04日
要約:
【要約】【課題】配線のショートやエッチングストップの生じない、配線の信頼性を確保した微細なコンタクトを有する半導体装置の製造方法を提供する。【解決手段】半導体基板10上に絶縁膜20を形成し、絶縁膜上に第1マスク層21を形成し、第1マスク層の上層に第2マスク層22を形成し、第2マスク層に第1コンタクトホールCH1を開口し、第1コンタクトホールの内壁に第1コンタクトホールの開口径を狭めるサイドウォールマスク層23aを形成し、第2マスク層および前記サイドウォールマスク層をマスクにして第1マスク層に第1コンタクトホールと連通する第2コンタクトホールCH2を開口し、第2コンタクトホールが開口された第1マスク層をマスクにして絶縁膜を貫通する第2コンタクトホールを開口し、連通する第1コンタクトホールおよび第2コンタクトホールを導電体で埋め込み、配線層30を形成する。
請求項(抜粋):
半導体基板上に絶縁膜を形成する工程と、前記絶縁膜上に第1マスク層を形成する工程と、前記第1マスク層の上層に第2マスク層を形成する工程と、前記第2マスク層に第1コンタクトホールを開口する工程と、前記第1コンタクトホールの内壁に前記第1コンタクトホールの開口径を狭めるサイドウォールマスク層を形成する工程と、前記第2マスク層および前記サイドウォールマスク層をマスクにして前記第1マスク層に前記第1コンタクトホールと連通する第2コンタクトホールを開口する工程と、前記第2コンタクトホールが開口された第1マスク層をマスクにして前記絶縁膜を貫通する第2コンタクトホールを開口する工程と、前記連通する第1コンタクトホールおよび第2コンタクトホールを導電体で埋め込み、配線層を形成する工程とを有する半導体装置の製造方法。
IPC (5件):
H01L 21/768 ,  H01L 21/28 ,  H01L 21/3065 ,  H01L 27/108 ,  H01L 21/8242
FI (4件):
H01L 21/90 C ,  H01L 21/28 L ,  H01L 21/302 M ,  H01L 27/10 621 B

前のページに戻る