半導体装置の製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：山本孝久
公報種別：公開公報
出願番号（国際出願番号）：特願平11-273935
公開番号（公開出願番号）：特開2001-028354
出願日： 1999年09月28日
公開日（公表日）： 2001年01月30日
要約：

【要約】【課題】簡便、且つ、より低廉された製造コストで、基板貼り合わせ法に基づきバックゲート電極を有するSOI型半導体装置の製造方法を提供する。【解決手段】本発明の半導体装置の製造方法においては、基板10の表面に凹凸部11,12を形成し、その上に絶縁層13を形成した後、凸部12上の絶縁層13の所定の領域にバックゲート電極形成用の開口部14を形成し、次いで、開口部14内を含む全面に導電材料層16を形成した後、導電材料層16を研磨することによって、開口部14内にバックゲート電極17を形成し、その後、層間膜18を全面に形成し、層間膜18を介して、基板10と支持基板とを張り合わ、基板10の表面に形成された凹部11底部の絶縁層13が露出するように、基板10の裏面から基板10を平坦に研磨する。

請求項（抜粋）：

(A)基板の表面に凹凸部を形成する工程と、(B)基板の凹凸部が形成された表面上に、絶縁層を形成する工程と、(C)基板に形成された凸部上の絶縁層の所定の領域に、所定の深さを有するバックゲート電極形成用の開口部を形成する工程と、(D)開口部内を含む全面に導電材料層を形成する工程と、(E)絶縁層上方の導電材料層を研磨することによって、開口部内にバックゲート電極を形成する工程と、(F)層間膜を全面に形成する工程と、(G)層間膜を介して、基板と支持基板とを張り合わせる工程と、(H)基板の表面に形成された凹部底部の絶縁層が露出するように、基板の裏面から基板を平坦に研磨する工程、とを有することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/304 622 , H01L 21/762 , H01L 27/12 , H01L 29/786

FI (4件)：

H01L 21/304 622 X , H01L 27/12 B , H01L 21/76 D , H01L 29/78 617 N

Fターム (23件)：

5F032AA06 , 5F032CA17 , 5F032CA25 , 5F032DA02 , 5F032DA09 , 5F032DA33 , 5F032DA53 , 5F032DA71 , 5F110AA16 , 5F110AA18 , 5F110DD05 , 5F110DD13 , 5F110EE09 , 5F110EE22 , 5F110EE30 , 5F110EE42 , 5F110FF02 , 5F110FF23 , 5F110FF29 , 5F110GG02 , 5F110GG12 , 5F110QQ17 , 5F110QQ19

前のページに戻る