特許
J-GLOBAL ID：200903034916659811
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
菅野 中
公報種別：公開公報
出願番号（国際出願番号）：特願平10-180550
公開番号（公開出願番号）：特開2000-012794
出願日： 1998年06月26日
公開日（公表日）： 2000年01月14日
要約：
【要約】【課題】 異常が発生して一部を切り離した残りのメモリセル群に対しても正規の信号を誤りなく供給する。【解決手段】 メモリチップ1は、ROMとRAMとのメモリセル2,3を混載している。メモリチップ1は、ROMとRAMとのメモリセル2,3に対して位置決めして共通に設けた電源ピン4,信号ピン5及びグランドピン6を有している。メモリセル2の電源パッド7a,信号パッド8a及びグランドパッド9a、及びメモリセル3の電源パッド7b,信号パッド8b及びグランドパッド9bは、それぞれ電源ピン4,信号ピン5及びグランドピン6に隣接して設けられ、対応する各ピン4,5,6とパッド7a,7b、8a,8b、9a,9bとは、ワイヤーボンテイングにより電気的に配線処理される。
請求項（抜粋）：
複数のメモリセルを混載したメモリチップからなる半導体装置であって、前記メモリチップは、複数のメモリセルに対して位置決めして共通に設けた電源ピン,信号ピン及びグランドピンを有し、さらに、前記メモリセルの電源パッド,信号パッド及びグランドパッドは、前記電源ピン,信号ピン及びグランドピンに隣接して設けられ、対応する前記ピンとパッドとを電気的に配線処理したものであることを特徴とする半導体装置。
Fターム (10件)：
5F083AD00
, 5F083BS00
, 5F083CR00
, 5F083CR01
, 5F083GA30
, 5F083KA15
, 5F083KA16
, 5F083LA17
, 5F083LA18
, 5F083ZA10
