半導体装置

発明者：
出願人/特許権者：
代理人 (1件)：高田守 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-186034
公開番号（公開出願番号）：特開平8-051085
出願日： 1994年08月08日
公開日（公表日）： 1996年02月20日
要約：

【要約】【目的】ラッチアップ現象を抑制するとともに、高集積化を進めることができる半導体装置を得る。【構成】 PMOSトランジスタ10とNMOSトランジスタ11との間に、不純物拡散層からなるガードバンド13が形成され、このガードバンド13上にはサリサイド技術にて、チタンシリサイド膜14が形成され、このチタンシリサイド膜14上にはチタン膜15aと窒化チタン膜15bとの2層構造の導電膜が形成されている。【効果】チタンシリサイド膜14上にチタン膜15aと窒化チタン膜15bとを形成することにより、パターン幅減少による抵抗の増大を抑える。

請求項（抜粋）：

多結晶シリコンまたはアモルファスシリコンからなる領域と、この領域の表面に形成された金属シリサイド膜と、この金属シリサイド膜の表面に積層された導電膜とを備えたことを特徴とする半導体装置。

IPC (5件)：

H01L 21/28 301 , H01L 21/3205 , H01L 21/8238 , H01L 27/092 , H01L 27/08 331

FI (2件)：

H01L 21/88 Q , H01L 27/08 321 F

前のページに戻る