特許

J-GLOBAL ID：200903034956160569

半導体装置およびその製造方法

発明者： 益岡 完明
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 菅野 中
公報種別：公開公報
出願番号（国際出願番号）：特願平7-193347
公開番号（公開出願番号）：特開平9-045906
出願日： 1995年07月28日
公開日（公表日）： 1997年02月14日
要約：

【要約】【課題】 半導体基板にポケット領域を形成する場合にソース端近傍のみにイオン注入を行い、ソースドレイン領域と半導体基板間の接合容量を増加させることなく、短チャネル効果を抑制する。【解決手段】 ソースドレイン領域7の形成後、サイドウォール5の端部にファセット9が生じる条件で半導体膜8の選択成長を行い、これをマスクとして斜めイオン注入によりポケット領域11を形成する。ファセット9のあるサイドウォール5近傍のみに選択的にイオン注入されるため、ゲート電極4の近傍のみにポケット領域11を形成することが可能となる。

請求項（抜粋）：

酸化膜と、ゲート電極と、サイドウォールと、ソースドレイン領域と、選択成長層と、ポケット領域とを有する半導体装置であって、酸化膜は、半導体基板上に形成されたものであり、ゲート電極は、前記酸化膜上に形成されたものであり、サイドウォールは絶縁膜からなり、前記ゲート電極および前記酸化膜側面に形成されたものであり、ソースドレイン領域は、前記半導体基板中に形成されたものであり、選択成長層は半導体膜からなり、前記ソースドレイン上に前記サイドウォール端にファセットが生じて形成されたものであり、ポケット領域は、ソースドレイン領域に接し、かつ前記ゲート電極直下の部分に形成されたものであることを特徴とする半導体装置。

IPC (4件)：

H01L 29/78 ,  H01L 21/265 ,  H01L 21/266 ,  H01L 21/336

FI (4件)：

H01L 29/78 301 S ,  H01L 21/265 V ,  H01L 21/265 M ,  H01L 29/78 301 L