特許

J-GLOBAL ID：200903034965050121

半導体集積回路

発明者： 村上 佳紀 ,  山崎 恭治 ,  折戸 匡広
出願人/特許権者： 三菱電機株式会社 ,  三菱電機エンジニアリング株式会社
代理人 (1件)： 青山 葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-021896
公開番号（公開出願番号）：特開平11-219586
出願日： 1998年02月03日
公開日（公表日）： 1999年08月10日
要約：

【要約】【課題】 動作モードの切り換え時等において、出力電流の遮断制御を行う際のノイズ発生を防止することができる半導体集積回路を得る。【解決手段】 内部電源降圧回路1において、アクティブ状態時には、スタンバイ用VDC2のpMOSトランジスタ12及びアクティブ用VDC3のpMOSトランジスタ16,18,20から内部電源電圧int.Vccの供給を行い、スタンバイ状態時にアクティブ用VDC3からの内部電源電圧int.Vccの供給を停止させる際、pMOSトランジスタ16,18,20を順にオフさせてアクティブ用VDC3からの出力電流を段階的に減少させて遮断し、アクティブ用VDC3からの内部電源電圧int.Vccの供給を停止させる。

請求項（抜粋）：

外部から印加される電源電圧を基に所定の電圧を生成して内部の各回路に供給する内部電源回路を有する半導体集積回路において、所定の基準電圧を生成して出力する基準電圧発生部と、該基準電圧発生部からの基準電圧を基に外部からの電源電圧から所定の内部電源電圧を生成して各回路に出力する第1内部電源回路部と、上記基準電圧発生部からの基準電圧を基に外部からの電源電圧から所定の内部電源電圧を生成して上記第1内部電源回路部と共に各回路に出力する、上記第1内部電源回路部よりも電流供給能力の大きい第2内部電源回路部とを備え、該第2内部電源回路部は、内部電源電圧の供給を行っている各回路の消費電流が小さくなるとき、出力電流を減少させて内部電源電圧の出力を停止することを特徴とする半導体集積回路。

IPC (6件)：

G11C 11/407 ,  G11C 11/413 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/108 ,  H01L 21/8242

FI (4件)：

G11C 11/34 354 F ,  G11C 11/34 335 A ,  H01L 27/04 B ,  H01L 27/10 681 F