特許

J-GLOBAL ID：200903034977110561

半導体素子の製造方法

発明者： 佐々木 克祐
出願人/特許権者： 宮城沖電気株式会社 ,  沖電気工業株式会社
代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願平8-018513
公開番号（公開出願番号）：特開平9-213892
出願日： 1996年02月05日
公開日（公表日）： 1997年08月15日
要約：

【要約】【課題】 導電部の表面積を一層拡大することができ、このことにより半導体素子の高集積化を図る。【解決手段】 まず基体としての基板1上に、表面に酸化薄膜3が形成されたPoly-Si層2(結晶質の半導体層)を形成し、次いでPoly-Si層2上に複数のSiの粒4を形成する。続いてSiの粒4をそれぞれエピタキシャル成長させて、Siの粒4の表面積を増大させ、その後、酸化薄膜3を導電化処理することにより、表面積が増大したSiの粒4とPoly-Si層2とからなる導電部5を形成する。

請求項（抜粋）：

基体上に、表面に酸化薄膜が形成された結晶質の半導体層を形成する第1工程と、該半導体層上に複数のシリコンの粒を形成する第2工程と、該シリコンの粒をそれぞれエピタキシャル成長させて、このシリコンの粒の表面積を増大させる第3工程と、前記酸化薄膜を導電化処理し、前記シリコンの粒と前記半導体層とからなる導電部を形成する第4工程とを有していることを特徴とする半導体素子の製造方法。

IPC (7件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 21/20 ,  H01L 21/205 ,  H01L 21/28 301 ,  H01L 27/108 ,  H01L 21/8242

FI (5件)：

H01L 27/04 C ,  H01L 21/20 ,  H01L 21/205 ,  H01L 21/28 301 A ,  H01L 27/10 621 Z