特許
J-GLOBAL ID:200903034978195463

マイクロコンピュータ

発明者:
出願人/特許権者:
代理人 (1件): 小鍜治 明 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平5-332592
公開番号(公開出願番号):特開平7-191869
出願日: 1993年12月27日
公開日(公表日): 1995年07月28日
要約:
【要約】【目的】 チップ外部からの設定で内部情報を出力し、動作確認をする。【構成】 クロック端子13と入力端子14よりシリアルレジスタ5にアクセスを確認したいアドレス値を設定し、モード設定端子15より判別器4に解析モードを設定する。判別器4が解析モードに入ると、アドレスバス11とシリアルレジスタ5との比較結果がチップ外部とCPU1に出力し、出力禁止回路7の出力を解除する。比較結果が「一致」の場合、比較出力端子16に信号出力がある。それをモニターすることで、シリアルレジスタ5に設定した値のアドレスへのアクセス状況をチップ外部で確認できる。比較結果はCPU1の割り込み回路に供給されており、割込み処理にワンチップマイクロコンピュータの動作状況をシリアルインターフェース8へ出力するプログラムを入れておくことで、そのより詳細な動作解析が行える。
請求項(抜粋):
CPUと、前記CPUのデータを収納するROMおよびRAMと、解析モードを判別する判別器と、外部から入力したアドレス値を保持するレジスタと、前記レジスタが保持したアドレス値とアドレスバス上のアドレス値とを比較する比較器と、前記判別器の判別結果に応じて前記比較器による比較結果の外部への出力を許可あるいは禁止する出力禁止回路と、前記CPUに設けられ前記出力禁止回路の出力をトリガとするCPU割り込み回路と、前記CPUの制御により外部とのデータ入出力を行うインターフェースからなるマイクロコンピュータ。
IPC (4件):
G06F 11/22 340 ,  G06F 9/30 360 ,  G06F 11/28 ,  G06F 15/78 510

前のページに戻る