特許
J-GLOBAL ID:200903035024980123
テストシステム
発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願平11-008917
公開番号(公開出願番号):特開2000-206209
出願日: 1999年01月18日
公開日(公表日): 2000年07月28日
要約:
【要約】【課題】 ゲート規模が大きいLSI設計は、機能的にまとまっているモジュールに分割し、モジュール単位で行っている。この場合、モジュール毎およびLSI全体が正しく動作するかを検証する複数のテストパターンを作成しなければならず、テストパターンの作成に多くの工数を要するという問題点があった。【解決手段】 LSI全体を検証するテストシステムにおいて、LSIにシリアル形式に変換されたテストパターンをモジュールに印可する機構を設け、テストベンチに、LSIのモジュール検証に使用されたパラレル形式のテストパターンをシリアル形式に変換し、それをモジュールに入力し、シミュレーションした結果をパラレル形式に変換し、モジュール検証のシミュレーション結果とLSIのシミュレーション結果とを比較する機構を設け、モジュール検証に使用したテストパターンをLSI全体の検証に流用する。
請求項(抜粋):
LSI全体を検証するテストシステムにおいて、LSI(1)に、シリアル形式に変換されたテストパターンをモジュールに印加するテスト回路部(11)を設け、テストベンチ(2)を、モジュールの検証に使用したパラレル形式のテストパターンをシリアル形式に変換するテストパターン形式変換部(21)と、テストパターンをテスト回路部(11)に入力し、モジュールの出力をLSIから出力するテストパターン入出力制御部(22)と、モジュールからの出力をパラレル形式に変換する出力形式変換部(23)と、モジュールの検証によって出力されたシミュレーション結果とLSIからの出力とが一致することを確認する比較部(24)とで構成し、モジュールの検証に使用したテストパターンとモジュールの検証で出力されるシミュレーション結果とをLSI全体の検証に流用することを特徴とするテストシステム。
IPC (3件):
G01R 31/3183
, G01R 31/28
, G06F 17/50
FI (3件):
G01R 31/28 Q
, G01R 31/28 F
, G06F 15/60 664 D
Fターム (18件):
2G032AA01
, 2G032AB01
, 2G032AC08
, 2G032AE08
, 2G032AE12
, 5B046AA08
, 5B046BA09
, 5B046JA04
, 9A001BB02
, 9A001BB04
, 9A001BB05
, 9A001DD15
, 9A001EE02
, 9A001HH32
, 9A001JJ49
, 9A001KK37
, 9A001KK54
, 9A001LL05
前のページに戻る