特許
J-GLOBAL ID：200903035025639360
半導体メモリ装置及びデータ読み書き方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
青山 葆 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-174177
公開番号（公開出願番号）：特開平7-029376
出願日： 1993年07月14日
公開日（公表日）： 1995年01月31日
要約：
【要約】【目的】 チップ面積が小さく、したがってコスト低減が行える半導体メモリ装置を提供する。【構成】 1ポートタイプのメモリセルを複数行設けてなる一つのメモリセルブロック#0等を複数列設け、同一サイクルにおいてデータの書き込みを行うメモリセルが含まれるメモリセルブロックとデータの読み出しを行うメモリセルが含まれるメモリセルブロックとを別個に選択できる列選択回路3を備えたことを特徴とする。
請求項（抜粋）：
1ビットのデータを記憶する1ポートタイプの基本セルを列方向へp(但し、p≧1)ビット分並べ1ワード分のデータを記憶するメモリセルを構成し該メモリセルを行方向にn(但し、n≧1)個並べてなるメモリセルブロックを列方向へm(但し、m≧2)個並べ、上記メモリセルが全体として(n行×m列)からなる記憶手段を有する半導体メモリ装置のデータ読み書き方法であって、位置座標(1行×1列)から位置座標(n行×m列)までの位置座標におけるメモリセルを選択する場合において、任意の行に配列される未選択のメモリセルから順次それぞれ異なる2つのメモリセルを選択し、同一サイクルにおいて、選択された2つの上記メモリセルの内、一つの上記メモリセルからはデータの読み出し動作を行い、他方の上記メモリセルにはデータの書き込み動作を行い、当該行に配列されるメモリセルに対するデータの読み書き動作が終了したとき他の行に配列される未選択のメモリセルについて同様に選択を行い選択された2つのメモリセルに対して同一サイクルにて読み書き動作を行うことを特徴とする半導体メモリ装置のデータ読み書き方法。
IPC (2件)：
FI (2件)：
G11C 11/34 301 E
, G11C 11/34 371 H
