特許
J-GLOBAL ID：200903035031918905
演算増幅器および回線終端装置
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
大日方 富雄
公報種別：公開公報
出願番号（国際出願番号）：特願平4-212753
公開番号（公開出願番号）：特開平5-191162
出願日： 1992年08月10日
公開日（公表日）： 1993年07月30日
要約：
【要約】【目的】 消費電力および特性が安定であり、しかも低消費電力で大きな駆動能力を持つAB級増幅器を提供すること。【構成】 入力段にフォーデッドカスコード型差動増幅器を用い、その後段にPMOS入力の差動段増幅段とNMOS入力の差動増幅段からなるプリバッファをレベルシフタとして設け、かつこれらのプリバッファ内のカレントミラー接続された負荷MOSFETのドレイン端子間に各々、ゲ-ト端子に電源電圧VDDと接地電位の中間のバイアス電位を与えたMOS抵抗を入れて、定常状態でのプリバッファの利得を10dB程度以下に抑え、この低利得のプリバッファによってプッシュプル出力段の各出力MOSFETをそれぞれ駆動させるようにする。【効果】 定常状態でのプリバッファの利得は小さく、出力段のMOSを駆動するときにはプリバッファの利得が大きくなるため、低インピ-ダンス負荷の駆動能力を大幅に改善することができる。この結果、低消費電力で大きな駆動能力を持つAB級増幅器が実現できる。
請求項（抜粋）：
差動入力段と、プッシュプル型出力段と、上記差動入力段の出力をレベルシフトして上記出力段に伝達し、これをプッシュプル動作させるレベルシフト段とからなる演算増幅器において、上記レベルシフト段を、一対のPチャネルMOSFETを入力トランジスタとする差動増幅器および一対のNチャネルMOSFETを入力トランジスタとする差動増幅器で構成し、上記各入力トランジスタ対に接続されたカレントミラー形態の負荷MOSFET対のドレイン端子間にそれぞれ抵抗を接続してその利得を抑えるようにしたことを特徴とする演算増幅器。
IPC (3件)：
H03F 3/30
, H03F 3/345
, H03F 3/45
