特許
J-GLOBAL ID：200903035042418262
四捨五入演算回路及びこれを有する画像処理装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
三好 秀和 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-004823
公開番号（公開出願番号）：特開平6-214754
出願日： 1993年01月14日
公開日（公表日）： 1994年08月05日
要約：
【要約】【目的】 回路面積を小規模にでき、しかも回路を大幅に変更しなくとも各種の四捨五入に対応することが可能な四捨五入演算回路を提供する。【構成】 第1入力データの整数部に“1”を加えるか否かを指示する四捨五入関係情報を少なくとも該第1入力データの小数部と符号ビットに基づいて生成する四捨五入関係情報生成部を有し、該四捨五入関係情報及び前記第1入力データの整数部を対にして出力する四捨五入設定回路と、前記四捨五入設定回路の出力を取込んで前記四捨五入関係情報に基づいて前記第1入力データの小数部を四捨五入し、その四捨五入結果と第2入力データとの演算を行う演算器とを備えるものである。
請求項（抜粋）：
第1入力データの整数部に“1”を加えるか否かを指示する四捨五入関係情報を少なくとも該第1入力データの小数部と符号ビットに基づいて生成する四捨五入関係情報生成部を有し、該四捨五入関係情報及び前記第1入力データの整数部を対にして出力する四捨五入設定回路と、前記四捨五入設定回路の出力に基づいて前記第1入力データの小数部を四捨五入し、その四捨五入結果と第2入力データとの演算を行う演算器と、を備えたことを特徴とする四捨五入演算回路。
引用特許：
前のページに戻る
