特許
J-GLOBAL ID：200903035046234549
多層レジスト層の形成方法
発明者：
出願人/特許権者：
代理人 (1件)：
西野 卓嗣
公報種別：公開公報
出願番号（国際出願番号）：特願平3-157139
公開番号（公開出願番号）：特開平5-006857
出願日： 1991年06月27日
公開日（公表日）： 1993年01月14日
要約：
【要約】【目的】 本発明は半導体素子の製造工程中に利用する多層レジスト層,特に複数のレジスト層の各層に互いにオフセット関係にあるパターンを容易に形成する方法を提供しようとするものである。【構成】 本発明の多層レジスト層の形成方法は,半導体基板上に第1のレジスト層を塗布し該第1のレジスト層を露光して該第1のレジスト層に第1の潜像を形成する工程と,第1のレジスト層の上に第2のレジスト層を塗布し該第2のレジスト層に第1の潜像に対してオフセット関係にある第2の潜像を形成するように該第2のレジスト層を露光する工程と,その後,第1のレジスト層の第1の潜像部分と第2のレジスト層の第2の潜像部分とを一度に除去する現像工程とを備えることを特徴とする。
請求項（抜粋）：
半導体基板上に第1のレジスト層を塗布し該第1のレジスト層を露光して該第1のレジスト層に第1の潜像を形成する工程と,前記第1のレジスト層の上に第2のレジスト層を塗布し該第2のレジスト層に前記第1の潜像に対してオフセット関係にある第2の潜像を形成するように該第2のレジスト層を露光する工程と,その後,前記第1のレジスト層の前記第1の潜像部分と前記第2のレジスト層の前記第2の潜像部分とを一度に除去する現像工程とを備える多層レジスト層の形成方法。
IPC (2件)：
H01L 21/027
, G03F 7/26 511
