特許
J-GLOBAL ID：200903035048081260
4線式同期シリアル通信方式
発明者：
出願人/特許権者：
代理人 (1件)：
脇 篤夫
公報種別：公開公報
出願番号（国際出願番号）：特願平4-096011
公開番号（公開出願番号）：特開平5-265948
出願日： 1992年03月24日
公開日（公表日）： 1993年10月15日
要約：
【要約】【目的】 マルチCPU構成にも対応しうる4線式の同期シリアル通信方式を提供する。【構成】 共通バスをクロック伝送ライン、マスター装置からスレーブ装置へデータを伝送する第一のデータ伝送ライン、スレーブ装置からマスター装置へデータを伝送する第二のデータ伝送ラインおよび制御信号伝送ラインからなる4ラインで構成し、マスター装置として動作するデバイスが制御信号、クロック信号とともにデータを送信すべきスレーブ装置のデバイスアドレスおよびシリアルデータを含むデータ列を送出し、受信したデバイスアドレスの一致したデバイスがスレーブ装置として動作するとともにマスター装置に受信データを返信し、そして、マスター装置は返信された受信データを受けてスレーブ装置の動作を確認するとともにデータ列の最後部においてエンドファンクションコードを送出する。
請求項（抜粋）：
クロック伝送ライン、マスター装置からスレーブ装置へデータを伝送する第一のデータ伝送ライン、スレーブ装置からマスター装置へデータを伝送する第二のデータ伝送ラインおよび制御信号伝送ラインからなる共通バスラインと、上記共通バスラインに接続され、かつ、それぞれにデバイスアドレスが設定されている複数のCPUを含む複数のデバイスとを備え、上記CPUのうちの一つが上記制御ラインに制御信号を出力してマスター装置として動作し、上記クロックラインにクロック信号を出力するとともに、上記第一のデータ伝送ラインにデータを送信すべきスレーブ装置のデバイスアドレスおよびシリアルデータを含むデータ列を送出し、上記マスター装置として動作するCPU以外のデバイスのそれぞれが上記出力された制御信号およびクロック信号に応答して上記データ列を受信し、デバイスアドレスの一致したデバイスがスレーブ装置として動作するとともに、上記第二のデータ伝送ラインを介して上記マスター装置に受信データを送出し、上記マスター装置として動作するCPUが上記送出された受信データを受けて上記スレーブ装置の動作を確認するとともに、上記第一のデータ伝送ラインに上記データ列の最後部においてエンドファンクションコードを送出するようにしたことを特徴とする4線式同期シリアル通信方式。
IPC (4件)：
G06F 13/42 340
, G06F 13/00 357
, G06F 13/38 350
, H04L 12/40
