特許
J-GLOBAL ID:200903035060898727

半導体装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 最上 健治
公報種別:公開公報
出願番号(国際出願番号):特願2002-318206
公開番号(公開出願番号):特開2004-153130
出願日: 2002年10月31日
公開日(公表日): 2004年05月27日
要約:
【課題】高集積化及び小型化が可能で、システムオンチップと同等の機能を有する半導体装置を提供する。【解決手段】複数の半導体素子チップ1a〜1dを、狭いピッチで各チップ表面が同一平面をなすようにアライメントを行ってアレイ状に配置し、各半導体素子チップ間を絶縁性封止樹脂4で封止し、複数の半導体素子チップの裏面には補強材5を接着し、その表面には応力緩和層6を形成し、応力緩和層にはビアホール7を設けると共に金属配線2を形成して各半導体素子チップ間の電気的接続を行って半導体装置を構成する。【選択図】 図3
請求項(抜粋):
複数の半導体素子チップを、各チップ表面が同一平面をなすようにアライメントを行ってアレイ状に配置し、各チップ間及び周辺を絶縁性樹脂で樹脂封止して半導体システムチップアレイを形成することを特徴とする半導体装置。
IPC (6件):
H01L25/04 ,  H01L23/28 ,  H01L25/10 ,  H01L25/11 ,  H01L25/18 ,  H01L27/14
FI (4件):
H01L25/04 Z ,  H01L23/28 F ,  H01L25/14 Z ,  H01L27/14 D
Fターム (8件):
4M109AA01 ,  4M109CA10 ,  4M109EE02 ,  4M118AA10 ,  4M118AB01 ,  4M118HA21 ,  4M118HA24 ,  4M118HA31

前のページに戻る