特許

J-GLOBAL ID：200903035086725693

半導体装置のコンタクトホール埋め込み方法

発明者： 都留 眞廣
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-075024
公開番号（公開出願番号）：特開平5-283536
出願日： 1992年03月31日
公開日（公表日）： 1993年10月29日
要約：

【要約】【目的】チタン/窒化チタンおよびタングステンを埋め込んだコンタクトホールに、アルミ系導電膜を堆積してからフォトレジストをマスクとしてエッチングするとき、目ずれによりコンタクトホール内壁のチタン/窒化チタンがエッチングされるのを防ぐ。【構成】チタン/窒化チタン3をスパッタしたのち、タングステン4を気相成長して層間絶縁膜2のコンタクトホールを埋め込む。つぎにドライエッチングにより層間絶縁膜2の表面を露出させる。つぎにチタン/窒化チタン3のみを選択エッチングして溝を形成する。つぎに酸化シリコン膜5を気相成長して溝を埋め込む。つぎにドライエッチングによりタングステン4の表面を露出させる。つぎにアルミ系導電膜7をスパッタしたのち、フォトレジスト8をマスクとしてドライエッチングすることにより配線を形成する。

請求項（抜粋）：

半導体基板の一主面上に形成された絶縁膜にコンタクトホールを開口したのち、全面にチタンおよび窒化チタンを順次堆積する工程と、全面にCVD法によりタングステンを堆積して前記コンタクトホールを埋め込む工程と、前記タングステンをエッチバックして前記コンタクトホールのみに前記タングステンを残す工程と、露出した前記窒化チタンおよび前記チタンを選択的にエッチングする工程と、全面にCVD法により酸化シリコン膜を堆積して、前記窒化チタンおよび前記チタンの一部がエッチングされて形成された溝を埋め込む工程と、前記コンタクトホールの前記タングステンの表面が露出するまでドライエッチングにより前記酸化シリコン膜をエッチングする工程と、全面にアルミニウムを主成分とする導電膜を堆積する工程とを含む半導体装置のコンタクトホール埋め込み方法。

IPC (5件)：

H01L 21/90 ,  H01L 21/205 ,  H01L 21/28 301 ,  H01L 21/302 ,  H01L 21/3205