半導体記憶装置

発明者：
出願人/特許権者：
代理人 (1件)：内原晋
公報種別：公開公報
出願番号（国際出願番号）：特願平3-258991
公開番号（公開出願番号）：特開平5-101643
出願日： 1991年10月07日
公開日（公表日）： 1993年04月23日
要約：

【要約】【目的】誤動作がなく高速な読出し速度を実現し、かつ消費電力を低減する。【構成】第1のディジット線B11,B12及び第2のディジット線B21,B22をそれぞれ中央で分割し、分割された第1及び第2のディジット線(B11a-B11b,B12a-B12b,B21a-B21b,B22a-B22b)間に第1及び第2のスイッチ信号Φ22,Φ12によりオン,オフする第1及び第2のトランジスタQ31,Q32,Q33,Q34を設ける。センス増幅器SA1aとディジット線B11a,B12a及びB21a,B22aとの間に第1及び第2のデータ転送信号Φ21,Φ22によりオン,オフする第3及び第4のトランジスタQ41,Q42,Q43,Q44を設ける。センス増幅器SA1bとディジット線B11b,B12b及びB21b,B22bとの間に第3及びび第4のデータ転送信号Φ23,Φ24によりオン,オフする第5及び第6のトランジスタQ45,Q46,Q47,Q48を設ける。

請求項（抜粋）：

行方向,列方向にマトリクス状に配列された複数のメモリセル、この複数のメモリセルの行方向のメモリセルをそれぞれ同時に選択状態とする複数のワード線、並びにそれぞれ前記複数のメモリセルの列方向のメモリセルと接続する複数の第1及び第2のディジット線を備え選択状態の前記メモリセルからデータを読出すメモリセルアレイと、前記複数の第1のディジット線及び第2のディジット線の信号をそれぞれ対応して増幅する複数の第1のセンス増幅器,第2のセンス増幅器とを有する半導体記憶載置において、前記複数のメモリセル及びワード線を前記各ディジット線と接続するメモリセルの数がほぼ同数となるように区分しかつ前記各ディジット線をほぼ中央で切離して第1及び第2のグループを形成し、前記各第1のディジット線の切離されたディジット線間にそれぞれ第1のスイッチ信号によりオン,オフする第1のトランジストを設け、前記各第2のディジット線の切離されたディジット線間にそれぞれ第2のスイッチ信号によりオン,オフする第2のトランジスタを設け、前記各第1のディジット線の第1のグループの各ディジット線と対応する前記第1のセンス増幅器との間にそれぞれ第1のデータ転送信号によりオン,オフする第3のトランジスタを設け、前記各第2のディジット線の第1のグループの各ディジット線と対応する前記第1のセンス増幅器との間にそれぞれ第2のデータ転送信号によりオン,オフする第4のトランジスタを設け、前記各第1のディジット線の第2のグループの各ディジット線と対応する前記第2のセンス増幅器との間にそれぞれ第3のデータ転送信号によりオン,オフする第5のトランジスタを設け、前記第2のディジット線の第2のグループの各ディジット線と対応する前記第2のセンス増幅器との間にそれぞれ第4のデータ転送信号によりオン,オフする第6のトランジスタを設けたことを特徴とする半導体記憶装置。

IPC (2件)：

G11C 11/401 , G11C 11/417

FI (2件)：

G11C 11/34 362 B , G11C 11/34 305

引用特許：

審査官引用 (3件)

特開昭64-088993
特開平1-138688
特開昭60-173793

前のページに戻る