特許

J-GLOBAL ID：200903035122323734

半導体集積回路装置

発明者： 高橋 継雄 ,  阪田 健
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平10-284455
公開番号（公開出願番号）：特開2000-113696
出願日： 1998年10月06日
公開日（公表日）： 2000年04月21日
要約：

【要約】【課題】 ロー系救済に用いられるヒューズ数を低減することにより、ヒューズ切断に要する時間を大幅に短縮し、かつデータ入出力を高速化する。【解決手段】 メインワード線MWLjを救済する場合、そのメインワード線MWLjに接続される救済用信号記憶回路10のヒューズは切断されており、メインワード線MWLjが活性化してもコモン配線CSの電位が変動なく、コントロール回路11は、I/Oスイッチ9をOFF、冗長用I/Oスイッチ9aをONし、冗長用ローカルI/O線7aとメインI/O線8とを接続させる。マット選択信号MSjが入力された場合、メモリマット2aのメインワード線MWLjと冗長用メモリマット2bの冗長用メインワード線RMWLjとは救済の有無にかかわらずに両方が活性化され、救済判定を待たずにメインワード線の活性化が行えることになる。

請求項（抜粋）：

階層形ワード線構成のメモリマットと、階層形ワード線構造の冗長用メモリマットと、前記メモリマットのメインワード線毎に設けられ、前記メインワード線毎の救済の有無を記憶する救済用信号記憶手段と、前記メモリマットのローカルI/O線および前記冗長用メモリマットの冗長用ローカルI/O線のそれぞれに設けられ、切り換え制御信号に基づいて、ローカルI/O線とメインI/O線との接続制御、または冗長用ローカルI/O線とメインI/O線との接続制御を行う切り換え手段と、前記救済用信号記憶手段から出力される救済信号と救済される前記メインワード線が一致した際に、前記冗長用ローカルI/O線と前記メインI/O線とを接続させ、前記ローカルI/O線と前記メインI/O線とが非接続となる切り換え制御信号を前記切り換え手段に出力する救済制御手段とを備えたことを特徴とする半導体集積回路装置。

IPC (2件)：

G11C 29/00 603 ,  G11C 11/401

FI (2件)：

G11C 29/00 603 G ,  G11C 11/34 371 D

Fターム (15件)：

5B024AA01 ,  5B024AA07 ,  5B024AA15 ,  5B024BA13 ,  5B024BA20 ,  5B024BA29 ,  5B024CA13 ,  5B024CA17 ,  5B024DA08 ,  5B024DA10 ,  5L106AA01 ,  5L106CC12 ,  5L106CC13 ,  5L106CC17 ,  5L106GG03