特許

J-GLOBAL ID：200903035136627175

半導体記憶装置

発明者： 蔵永 寛
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平4-208909
公開番号（公開出願番号）：特開平6-060007
出願日： 1992年08月05日
公開日（公表日）： 1994年03月04日
要約：

【要約】【目的】 大容量でかつマルチポート機能を有する半導体記憶装置を得る。【構成】 2ポート処理部100内の制御部3は、書き込み時に、シングルポートRAM1及び2のうち、アクセス状態にないすべてのRAMに対し、書き込みデータを書き込みアドレスに書き込む。この際、書き込んだRAMの種別、アドレスをフラグレジスタ30を用いて記録する。また、制御部3は、読み出し時に、フラグレジスタ30を参照することにより、アクセス状態になく、読み出しアドレスに関してデータ書き込み済みのRAM1あるいはRAM2から、読み出しアドレスの格納データを読み出す。書き込み及び読み出しは、第1ポート部10Lあるいは第2ポート部10Rそれぞれから等価な内容で行う。【効果】 大容量でかつマルチポート機能を有する半導体記憶装置が実現する。

請求項（抜粋）：

各々が同一のアドレス空間を有するシングルポート構成の第1〜第nの記憶部と、各々が第1〜第nの書き込みアドレス、第1〜第nの書き込みデータ及び第1〜第nの読み出しアドレスをそれぞれ受け、第1〜第nの読み出しデータをそれぞれ出力する第1〜第nの入出力ポートと、第i(1≦i≦n)の入出力ポートからのデータ書き込み時に、前記第1〜第nの記憶部のうち、アクセス状態にない記憶部すべてに対し、第iの書き込みアドレスに第iの書き込みデータを書き込み、書き込んだ記憶部が前記第iの書き込みアドレスに関して、書き込み済み記憶部であることを認識し、第iの入出力ポートからのデータ読み出し時に、前記第1〜第nの記憶部のうち、アクセス状態でなく、かつ第iの読み出しアドレスに関して書き込み済みである1つの記憶部から、第iの読み出しアドレスの格納データを第iの読み出しデータとして出力するマルチポート処理手段とを備えた半導体記憶装置。

IPC (3件)：

G06F 13/18 510 ,  G06F 13/38 340 ,  G06F 15/16 310