特許

J-GLOBAL ID：200903035139048613

半導体集積回路装置

発明者： 水澤 武 ,  大友 祐輔
出願人/特許権者： 日本電信電話株式会社
代理人 (1件)： 田中 正治
公報種別：公開公報
出願番号（国際出願番号）：特願平7-298737
公開番号（公開出願番号）：特開平9-139466
出願日： 1995年11月16日
公開日（公表日）： 1997年05月27日
要約：

【要約】【課題】 半導体回路A1 、A2 .........An を有する半導体集積回路を有し、半導体回路Ai (i=1、2.........n)が、対の電源端V1i及びV2iを有し、信号入力端と電源端V11及びV21のそれぞれとの間;及び信号出力端と電源端V1n及びV2nのそれぞれとの間に、サージ保護回路がそれぞれ接続されている半導体集積回路装置において、信号入力端と電源端V1a及びV2aのそれぞれとの間に、また信号出力端と電源端V1b及びV2bのそれぞれとの間にサージが印加された場合でも、半導体集積回路が、そのサージから保護されるようにする。【解決手段】 電源端V11と電源端V22、V23.........V2nのそれぞれとの間;電源端V12と電源端V21、V23.........V2nのそれぞれとの間;.........;電源端V1nと電源端V21、V22.........V2(n-1)のそれぞれとの間に、サージ保護素子P12、P13.........P1n;P21、P23.........P2n;.........;Pn1、Pn2.........P(n-1)nがそれぞれ接続されている。

請求項（抜粋）：

信号入力端と信号出力端とを外部に導出し且つ内部に複数n個の第1、第2.........第nの半導体回路A1 、A2 .........An を有する半導体集積回路を有し、上記半導体回路Ai (ただし、i=1、2.........n)が、電源Ei に接続される対の電源端V1i及びV2iを有し、上記半導体集積回路の信号入力端と電源端V11及びV21のそれぞれとの間;及び上記半導体集積回路の信号出力端と電源端V1n及びV2nのそれぞれとの間に、第1及び第2の入力側サージ保護回路;及び第1及び第2の出力側サージ保護回路がそれぞれ接続されている半導体集積回路装置において、上記電源端V11と上記電源端V22、V23.........V2nのそれぞれとの間;上記電源端V12と上記電源端V21、V23.........V2nのそれぞれとの間;.........;上記電源端V1nと上記電源端V21、V22.........V2(n-1)のそれぞれとの間に、サージ保護素子P12、P13.........P1n;P21、P23.........P2n;.........;Pn1、Pn2.........P(n-1)nがそれぞれ接続されていることを特徴とする半導体集積回路装置。

IPC (2件)：

H01L 27/04 ,  H01L 21/822

引用特許：

審査官引用 (1件)

• 特開昭63-036557