特許

J-GLOBAL ID：200903035187187048

半導体装置及びその製造方法

発明者： 崔 宰豪 ,  斉藤 克明 ,  福田 琢也
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 鵜沼 辰之
公報種別：公開公報
出願番号（国際出願番号）：特願平4-106600
公開番号（公開出願番号）：特開平5-299580
出願日： 1992年04月24日
公開日（公表日）： 1993年11月12日
要約：

【要約】【目的】 比誘電率の高い材料を誘電体膜として用いることにより、誘電体膜が薄膜化されても高い誘電率を保持できるようにする。【構成】 Si基板上に、n型拡散層13、ゲート電極11、SiO2絶縁膜12、ビット線14が形成され、その上に、BaTiN2からなる薄膜の強誘電体膜21が成膜されている。また、プレート電極51としてアルミニウム薄膜が形成され、さらに最上部の保護膜としてSiO2膜61が形成されている。このように、BaTiN2からなる誘電体膜21をDRAM,FRAMの容量素子として用いると、メモリの高集積化、高速化、低価格化及び高信頼性化を達成することができる。

請求項（抜粋）：

基板上に設けられた複数の電極と、該電極間に形成された誘電体膜と、を備えた半導体装置において、前記誘電体膜を比誘電率が20以上の窒化物で構成したことを特徴とする半導体装置。

IPC (2件)：

H01L 27/04 ,  H01L 27/108

引用特許：

審査官引用 (3件)

• 特開昭62-259448
  
• 特開平4-092897
  
• 特開平1-187920