特許

J-GLOBAL ID：200903035189507015

バスホールド回路

発明者： 桜井 友男
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-161682
公開番号（公開出願番号）：特開平11-007347
出願日： 1997年06月18日
公開日（公表日）： 1999年01月12日
要約：

【要約】【解決手段】複数の3状態出力回路と入力回路が接続された信号バスラインを成す回路構成における論理レベル保持回路において、駆動能力の大きいインバータの出力が信号バスラインに接続された端子に付加されており、該インバータのPチャネルトランジスタとNチャネルトランジスタのゲートを別々に制御する出力端子を設けた制御回路と論理レベル保持制御信号を入力する端子を備えたバスホールド回路。【効果】上記構成によれば信号バスライン上の全ての出力がハイ・インピーダンス状態となった場合にもデータ保持が可能であり、この状態を維持したままバスホールド回路の駆動能力を大きくとれることからノイズ等の電位変動に対しても強く、問題なく保持されたデータを使用することが可能である。

請求項（抜粋）：

一対のインバータへ論理レベル保持回路と、該論理レベル保持回路の信号バスラインに接続された端子と出力が接続された駆動能力の大きいインバータ回路と、該論理レベル保持回路の前記端子の反対側の端子を接続されているバスライン上に保持された論理レベルとは反転したレベル信号が入力される入力端子と、該インバータのPチャネルトランジスタとNチャネルトランジスタのゲートを別々に制御する出力端子と、論理レベル保持制御信号を入力する端子を備えた制御回路とを具備することを特徴とするバスホールド回路。