特許
J-GLOBAL ID：200903035194786917
処理フロートレース試験システム
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-089141
公開番号（公開出願番号）：特開平9-284290
出願日： 1996年04月11日
公開日（公表日）： 1997年10月31日
要約：
【要約】【課題】 各種セルを受信した時のUPC機能の動作を確認し、UPC機能の各種処理の正常性を確認する。【解決手段】 入力端7からの処理フロー・トレース試験要求信号がオンの場合、処理フロー・トレース試験データ挿入部4は入力セルのペイロードにセル識別部1からの入力セル識別判定結果信号とアルゴリズム演算部2からのアルゴリズム判定結果信号とマッピング部3からのマッピング判定結果信号とに基づいた情報をのせ、遅延セルデータとしてセルメモリ部5に送出する。送出時刻が他のセルと競合した場合にはマッピング部3で優先判定をし、そのセルのセルメモリ部5からの出力時刻を決定する。セルメモリ部5から読出されたセルは出力セルデータとして出力端8から出力される。
請求項（抜粋）：
非同期転送モードでセルの転送を行う際に網内の転送品質を保つために各種処理を行うATM装置の処理フロートレース試験システムであって、前記各種処理の処理フローのトレースを指示する試験指示信号の入力時に入力セルに対する前記各種処理の処理過程で得られた情報及び処理結果を前記入力セルにおいてユーザ情報をのせる領域であるペイロード部に書込む手段を有することを特徴とする処理フロートレース処理システム。
IPC (3件)：
H04L 12/28
, H04L 12/26
, H04Q 3/00
H04L 11/20 D
, H04Q 3/00
, H04L 11/12
