半導体装置及びその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：國分孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願平10-045692
公開番号（公開出願番号）：特開平11-087664
出願日： 1998年02月26日
公開日（公表日）： 1999年03月30日
要約：

【要約】【課題】低コストプロセスを可能とする単層ゲート型の不揮発性半導体メモリにおいて、制御ゲートが高電圧に十分に耐える構造とするとともに、しきい値の変動を最小限に抑える。【解決手段】所定形状の浮遊ゲート20がSOI基板1に形成され、制御ゲートとなる不純物拡散層17と酸化膜18を誘電体膜として容量結合している。誘電体膜18直下の不純物拡散層17は、フィ-ルド酸化膜2、埋め込み酸化膜12により単結晶シリコン層13から絶縁されている。また、トンネル酸化膜19上に延在した浮遊ゲート20の両側の単結晶シリコン層13には一対の不純物拡散層21,22が形成されており、不純物拡散層21,22と近接するp型不純物拡散層195には、しきい値を安定させるためのアルミニウム電極198が接続されている。

請求項（抜粋）：

フィールドシールド素子分離構造によって素子活性領域が画定された半導体装置であって、半導体基板の表面領域に形成された第1の拡散層と、前記半導体基板上にフィールドシールドゲート絶縁膜を介して形成され、前記第1の拡散層の上層において前記第1の拡散層よりも広い第1の開口部を少なくとも有するシールドプレート電極と、前記シールドプレート電極に印加された電圧によって画定される素子活性領域において、前記半導体基板の表面領域にある間隔を有して形成された一対の第2の拡散層と、前記シールドプレート電極と略同一の階層位置において前記第1の拡散層上に誘電体膜を介して形成され前記第1の拡散層と容量結合してなる第1の電極と、前記素子活性領域における前記一対の第2の拡散層間の前記半導体基板上にトンネル絶縁膜を介して形成された第2の電極とを有し、前記第1の電極と前記第2の電極が電気的に接続されることによって浮遊ゲートとして機能し、前記第1の拡散層が制御ゲートとして機能して不揮発性半導体メモリを構成することを特徴とする半導体装置。

IPC (5件)：

H01L 27/115 , H01L 21/76 , H01L 21/8247 , H01L 29/788 , H01L 29/792

FI (3件)：

H01L 27/10 434 , H01L 21/76 S , H01L 29/78 371

引用特許：

審査官引用 (10件)

特開昭59-155968
特開昭59-155968
書き込み可能不揮発メモリセル
公報種別：公開公報出願番号：特願平5-295475 出願人：日本電装株式会社

全件表示

前のページに戻る