特許
J-GLOBAL ID:200903035231517344
レギュレータ回路
発明者:
出願人/特許権者:
代理人 (1件):
大胡 典夫 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-281834
公開番号(公開出願番号):特開2002-095244
出願日: 2000年09月18日
公開日(公表日): 2002年03月29日
要約:
【要約】【課題】 昇圧機能のみを有するレギュレータ回路において、チップサイズを大きくすることなく簡易的に降圧機能を付加したレギュレータ回路を提供する。【解決手段】 MOS構造トランジスタM3,M4をスイッチング素子として用いて昇圧動作を行い、所望の電圧を生成する第1の電圧生成回路1と、MOS構造トランジスタM3,M4のゲートに印加する電圧を生成して出力する第2の電圧生成回路13とを具備し、第2の電圧生成回路13は、入力電圧Vddの電圧レベルに応じて、MOS構造トランジスタM3,M4のゲートに印加する電圧を可変にする。
請求項(抜粋):
MOS構造トランジスタをスイッチング素子として用いて昇圧動作を行い、所望の電圧を生成する第1の電圧生成手段と、前記MOS構造トランジスタのゲートに印加する電圧を生成して出力する第2の電圧生成手段と、を具備し、前記第2の電圧生成手段は、入力電圧に応じて、前記MOS構造トランジスタのゲートに印加する電圧を可変にすることを特徴とするレギュレータ回路。
FI (3件):
H02M 3/155 K
, H02M 3/155 F
, H02M 3/155 X
Fターム (20件):
5H730AA00
, 5H730AA11
, 5H730AS04
, 5H730AS05
, 5H730BB02
, 5H730BB03
, 5H730BB14
, 5H730BB57
, 5H730BB96
, 5H730DD04
, 5H730EE07
, 5H730EE43
, 5H730EE57
, 5H730FD01
, 5H730FD11
, 5H730FG05
, 5H730FG23
, 5H730FG25
, 5H730FG26
, 5H730VV02
前のページに戻る