特許
J-GLOBAL ID:200903035234865220
半導体デバイス中の異なるシリコン含有領域上に、異なるシリサイド部分を形成する方法
発明者:
,
,
出願人/特許権者:
代理人 (3件):
鈴木 正剛
, 佐野 良太
, 村松 義人
公報種別:公表公報
出願番号(国際出願番号):特願2003-573689
公開番号(公開出願番号):特表2005-519468
出願日: 2002年12月20日
公開日(公表日): 2005年06月30日
要約:
金属層(240)、(242)の種類および厚みが下にあるシリコン含有領域の特性に適するように、異なる金属層(240)、(242)が、シリコン含有領域に連続してたい積される方法を開示する。その後、シリコン含有領域の導電率を上げるため、金属を金属シリサイドに変換するための熱処理が実行される。このようにして、各半導体素子のデバイス性能または複数の半導体素子の全面的な性能を著しく改善するように、それぞれ特定のシリコン含有領域に適するシリサイド部分(241)、(243)を形成することができる。さらに、異なるシリサイド部分(241)、(243)(少なくとも1つのシリサイド部分は貴金属を含む)がその中に形成される、少なくとも2つのシリコン含有領域を含んでいる半導体デバイスが開示される。
請求項(抜粋):
その上に形成された第1シリコン含有領域および第2シリコン含有領域を有する基板(201)を提供するステップと、
前記第1シリコン含有領域上に第1金属層(250)を選択的に形成するステップと、
前記第2シリコン含有領域上に第2金属層(242)を選択的に形成するステップと、
少なくとも部分的に、前記第1金属層(240)を第1金属シリサイド(241)に変容し、前記第2金属層(242)を第2金属シリサイド(243)に変容すべく、前記基板(201)を熱処理するステップと、を含み、
前記第1金属シリサイド部分(241)および第2金属シリサイド部分(243)は、その構成および厚みの少なくとも1つにおいて互いに異なる、
半導体デバイスを製造する方法。
IPC (5件):
H01L21/28
, H01L21/8234
, H01L21/8238
, H01L27/088
, H01L27/092
FI (3件):
H01L21/28 301S
, H01L27/08 102D
, H01L27/08 321F
Fターム (32件):
4M104BB20
, 4M104BB21
, 4M104BB24
, 4M104BB25
, 4M104BB27
, 4M104BB28
, 4M104CC01
, 4M104DD37
, 4M104DD64
, 4M104DD80
, 4M104DD84
, 4M104GG10
, 4M104GG14
, 4M104HH16
, 5F048AA01
, 5F048AA07
, 5F048AC01
, 5F048AC03
, 5F048BA01
, 5F048BB03
, 5F048BB05
, 5F048BB08
, 5F048BB12
, 5F048BC06
, 5F048BC18
, 5F048BF03
, 5F048BF06
, 5F048BF15
, 5F048BF16
, 5F048BG13
, 5F048DA25
, 5F048DA27
引用特許:
審査官引用 (4件)
-
特開平4-349660
-
特開平1-116070
-
特開平4-349660
前のページに戻る