特許
J-GLOBAL ID：200903035242338387
半導体装置の製造方法
発明者：
,
,
,
出願人/特許権者：
,
代理人 (1件)：
秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願平4-042720
公開番号（公開出願番号）：特開平5-243565
出願日： 1992年02月28日
公開日（公表日）： 1993年09月21日
要約：
【要約】【目的】 半導体集積回路装置の動作特性、集積度を向上する。【構成】 MISFETの製造方法において、ゲート電極7とマスク層7Aを形成後、これらをマスクにn-型半導体領域11を形成し、絶縁膜15を形成し、マスク層7A上の絶縁膜15を除去し、マスク層7Aを除去し、マスク層7Aを除去した領域にn++型半導体領域22を形成する。【効果】 n++型半導体領域22の両側のn-型半導体領域11のゲート長方向の長さが均等化される。n++型半導体領域22を小さくできる。
請求項（抜粋）：
高不純物濃度の半導体領域と低不純物濃度の半導体領域の夫々でソース領域又はドレイン領域が構成され、チャネル領域が形成される側に前記低不純物濃度の半導体領域を設けたMISFETを有する半導体装置の製造方法において、半導体基板の主面上にゲート絶縁膜を介してゲート電極を形成すると共に、ゲート長方向でゲート電極から離隔された位置であって前記高濃度の半導体領域の形成領域上にゲート電極と同一材料でマスク層を形成する工程と、前記ゲート電極、マスク層の夫々をマスクとして、前記半導体基板の主面部に、半導体基板と逆導電型の低不純物濃度の半導体領域を形成する工程と、前記ゲート電極、マスク層の上層に層間膜を形成する工程と、前記マスク層上の層間膜を除去し、マスク層を除去する工程と、該マスク層が除去された領域の半導体基板の主面部に半導体基板と逆導電型の高不純物濃度の半導体領域を形成する工程とを備えたことを特徴とする半導体装置の製造方法。
IPC (2件)：
前のページに戻る
