特許
J-GLOBAL ID：200903035249572610
半導体メモリ装置およびそのアクセス方法
発明者：
出願人/特許権者：
代理人 (1件)：
松本 武彦 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-295425
公開番号（公開出願番号）：特開平7-226074
出願日： 1994年11月29日
公開日（公表日）： 1995年08月22日
要約：
【要約】【目的】 高速で所望アドレスにアクセスできる半導体メモリ装置および方法を提供する。【構成】 この半導体装置では、まず、Nビットの外部アドレス信号を入力し、2M ビットのローデコーディング信号を発生し、メモリセルブロック200のローアドレッシングをする。また、前記Nビットの外部アドレス信号のうち上位N-Mビットのアドレス信号を入力し、2(N-M) ビットのカラムデコーディング信号を発生して前記メモリセルブロック200の連続する2M カラムのセルアレーを同時にカラムアドレッシングする。そして、例えばカラム読み出し動作時には、前記Nビットの外部アドレス信号のうち残りの下位Mビットのアドレス信号に対応する2M カラムセルアレーのローアドレッシングされた2M 個のセルから、アクセスされたデータをマルチプレックシングして出力する。
請求項（抜粋）：
連続する2M (ここで、2M は2以上の2N の約数の整数である)カラムのセルアレーが同時にカラムアドレッシングされるN×Nメモリセルブロックと、Nビットの外部アドレス信号を入力しデコーディングして2N ビットのローデコーディング信号を発生して前記メモリセルブロックのローアドレッシングをするローデコーダと、前記Nビットの外部アドレス信号のうち上位N-Mビットのカラムアドレス信号を入力しデコーディングして2(N-M) ビットのカラムデコーディング信号を発生して前記メモリセルブロックの連続する2M カラムのセルアレーを同時にカラムアドレッシングするカラムデコーダと、読み出し動作時に前記Nビットの外部アドレス信号のうち残りの下位Mビットのカラムアドレス信号に応答して、前記カラムアドレッシングされた2M カラムセルアレーのローアドレッシングされた2M 個のセルからアクセスされたデータをマルチプレックシングし、マルチプレックシングされたデータを出力するマルチプレクサと、書き込み動作時に前記Nビットの外部アドレス信号のうち残りの下位Mビットのカラムアドレス信号に応答して、前記カラムアドレッシングされた2M カラムセルアレーのローアドレッシングされた2M 個のセルに書き込もうとする外部データをラッチする入力データラッチ手段と、を備えた半導体メモリ装置。
IPC (2件)：
FI (2件)：
G11C 11/34 362 C
, G11C 11/34 301 D
