特許
J-GLOBAL ID：200903035262507851
位置合せ方法および半導体集積回路装置の製造方法
発明者：
,
,
,
出願人/特許権者：
,
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平3-190083
公開番号（公開出願番号）：特開平5-036583
出願日： 1991年07月30日
公開日（公表日）： 1993年02月12日
要約：
【要約】【目的】 半導体集積回路装置の製造工程である露光工程のパターン位置合せに際して、合せ余裕の増大を招くことなく、多層間の位置合せを良好にする。【構成】 まず、拡散層パターンおよびゲート電極パターンの各々の合せマークを検出し、各々の合せマークの位置座標を算出する(101)。続いて、101工程で算出された合せマークの位置座標の集合を平均し、コンタクトホールパターンの位置合せ用の基準位置座標を算出する(102)。その後、102工程で算出されたコンタクトホールの位置合せ用の基準位置座標に基づいて、レチクルと半導体ウエハとの相対的な位置合せを行う(103)。
請求項（抜粋）：
複数のパターン層が形成された基板上に所定のパターンを転写する工程に先立って、前記複数のパターン層のうち、前記所定のパターンとの位置合せを必要とするパターンが形成された所定の二以上のパターン層における各々の合せマークを検出し、その各々の合せマーク位置を算出した後、算出された合せマーク位置の集合から合せマーク位置の平均値を算出し、その算出値に基づいて、前記所定のパターンの位置合せを行うことを特徴とする位置合せ方法。
IPC (2件)：
前のページに戻る
