特許

J-GLOBAL ID：200903035303609117

従来のCMOS基板上にBICMOS集積回路を製造する方法

発明者： ミシェル ローラン
出願人/特許権者： エステーミクロエレクトロニクス ソシエテ アノニム
代理人 (1件)： 山本 恵一
公報種別：公開公報
出願番号（国際出願番号）：特願平11-337688
公開番号（公開出願番号）：特開2000-164738
出願日： 1999年11月29日
公開日（公表日）： 2000年06月16日
要約：

【要約】【課題】 薄くドープされたP型層で被覆された濃くドープされたP型ウエハ中にNPNトランジスタを含むBICMOS集積回路を製造する方法を提供すること。【解決手段】 ドープされたこの方法は、バイポーラ・トランジスタのコレクタのNウェルを形成するステップと、この構造をポリシリコン・シード層で被覆し、コレクタ・ウェルの部分の上を開口するステップと、ドープされていないシリコンを成長させ、次に、P型にドープされたシリコンをエピタキシャル成長させて、単結晶シリコン・ベース領域を形成するステップと、絶縁層を付着させ、この層を開口するステップと、N型エミッタ・ポリシリコンを付着させ、有用な領域の外側のこのシリコンをエッチングするステップと、有用な領域の外側のベース・シリコンをエッチングするステップと、スペーサを形成するステップと、NチャネルMOSトランジスタのドレイン注入と同時に、コレクタ接触領域を形成するステップとを含む。

請求項（抜粋）：

薄くドープされたP型エピタキシー層(41)で被覆された濃くドープされたP型ウエハ(42)中にNPNトランジスタを含むBICMOS集積回路を製造する方法であって、比較的高くかつほぼ均質なドーピング・レベルを有するN型にドープされたウェルを形成して、バイポーラ・トランジスタを形成するステップと、この構造をポリシリコン・シード層(52)で被覆し、コレクタ・ウェルの部分の上にサンドウィッチを開口するステップと、ドープされていないシリコンをエピタキシャル成長させ、次いでコレクタ領域上に単結晶シリコン・ベース領域を形成するP型にドープされたシリコンをエピタキシャル成長させるステップと、絶縁層(61)を付着させ、この層をエミッタの位置において開口するステップと、N型エミッタ・ポリシリコン(62)を付着させるステップと、有用な領域を越えるエミッタ・ポリシリコンをエッチングするステップと、特に、厚い酸化物領域の上の部分を所定の位置に残したまま、有用な領域の外側のベース・シリコンをエッチングするステップと、スペーサ(72、71、73)を形成するステップと、NチャネルMOSトランジスタのドレイン注入と同時に、コレクタ接触領域(75)を形成するステップと、PチャネルMOSトランジスタのドレイン注入およびソース注入と同時に、P型ベース接触領域注入(64)を行うステップとを含む方法。

IPC (5件)：

H01L 21/8249 ,  H01L 27/06 ,  H01L 21/8222 ,  H01L 21/331 ,  H01L 29/73

FI (3件)：

H01L 27/06 321 B ,  H01L 27/06 101 U ,  H01L 29/72