特許
J-GLOBAL ID：200903035328738671
ジツタ抑圧回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-167852
公開番号（公開出願番号）：特開平5-014304
出願日： 1991年07月09日
公開日（公表日）： 1993年01月22日
要約：
【要約】【目的】同期伝送網における終端装置から非同期伝送網にデータを送出する際のジッタ抑圧回路に関し、急激なポインタアクションの発生に対しても、充分ジッタを抑圧することのできるジッタ抑圧回路を実現することを目的とする。【構成】書き込みクロック発生部10と、バッファメモリ20と、受信クロックからオーバヘッドバイト位置のみマスクし、ビットスタッフを行って前記バッファメモリ20の読み出しクロックを発生する読み出しクロック発生部30と、書き込みクロック発生部10の発生する書き込みクロックと読み出しクロック発生部30の発生する読み出しクロックの位相差を検出し、該位相差に応じて周期を徐々に変化させたビットスタッフ信号を発生する位相/ビット変換部40と、平滑化部50を備え構成する。
請求項（抜粋）：
同期伝送網におけるクロックのジッタ抑圧回路であって、受信データおよび受信クロックからオーバヘッド信号に対応する位置のクロックをマスクし、受信データ中のバイトスタッフ信号により、ポジティブスタッフ/ネガティブスタッフを行い、受信データ中の主信号のみに対応するクロックを発生する書き込みクロック発生部(10)と、前記書き込みクロック発生部(10)から出力されるクロックにより、主信号を蓄積するバッファメモリ(20)と、受信クロックからオーバヘッドバイト位置のみマスクし、ビットスタッフを行って前記バッファメモリ(20)の読み出しクロックを発生する読み出しクロック発生部(30)と、前記書き込みクロック発生部(10)の発生する書き込みクロックと前記読み出しクロック発生部(30)の発生する読み出しクロックの位相差を検出し、該位相差に応じて周期を徐々に変化させたビットスタッフ信号を発生する位相/ビット変換部(40)と、前記読み出しクロック発生部(30)の出力するクロックを書き込みクロックとして、前記バッファメモリ(20)から読み出されたデータを書き込むと共に、該オーバヘッドバイト位置のクロック歯抜けの平滑化を行い非同期伝送網に出力するデータを発生する平滑化部(50)を備えたことを特徴とするジッタ抑圧回路。
IPC (2件)：
前のページに戻る
