特許

J-GLOBAL ID：200903035341954650

半導体装置およびその製造方法

発明者： 増田 員拓
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 井上 一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-235929
公開番号（公開出願番号）：特開2002-050686
出願日： 2000年08月03日
公開日（公表日）： 2002年02月15日
要約：

【要約】【課題】 配線層間に空隙部が形成された、半導体装置およびその製造方法を提供する。【解決手段】 半導体装置の製造方法は、以下の工程(a)および(b)を含む。(a)所定のパターンを有する配線層20の上に、下地絶縁層30を形成する工程、(b)下地絶縁層30の上に、層間絶縁層40を形成する工程であって、隣接する配線層20間において、下地絶縁層30と層間絶縁層40とで画定される空隙部50が形成され、工程(a)における下地絶縁層30において、空隙部50の形成領域における下地絶縁層30は、それ以外の領域の下地絶縁層30に比べて、層間絶縁層40の材質をはじく性質を有する。

請求項（抜粋）：

以下の工程(a)および(b)を含む、半導体装置の製造方法。(a)所定のパターンを有する配線層の上に、下地絶縁層を形成する工程、(b)前記下地絶縁層の上に、層間絶縁層を形成する工程であって、前記配線層のうち、隣接する配線層間において、前記下地絶縁層と前記層間絶縁層とで画定される空隙部が形成され、前記工程(a)における前記下地絶縁層において、前記空隙部の形成領域における前記下地絶縁層は、それ以外の領域の前記下地絶縁層に比べて、前記層間絶縁層の材質をはじく性質を有する。

IPC (2件)：

H01L 21/768 ,  H01L 21/316

FI (4件)：

H01L 21/316 X ,  H01L 21/316 P ,  H01L 21/90 N ,  H01L 21/90 Q

Fターム (21件)：

5F033HH08 ,  5F033PP15 ,  5F033QQ08 ,  5F033QQ54 ,  5F033QQ89 ,  5F033RR04 ,  5F033RR21 ,  5F033RR29 ,  5F033RR30 ,  5F033SS04 ,  5F033SS11 ,  5F033SS15 ,  5F033SS21 ,  5F033TT04 ,  5F033XX25 ,  5F058BA20 ,  5F058BC02 ,  5F058BF07 ,  5F058BF25 ,  5F058BF29 ,  5F058BH16