半導体集積回路装置

発明者： , , ,
出願人/特許権者：
代理人 (1件)：田澤博昭 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-137327
公開番号（公開出願番号）：特開平10-335613
出願日： 1997年05月27日
公開日（公表日）： 1998年12月18日
要約：

【要約】【課題】ゲートアレイ等の論理回路を構成するマクロセルでは横方向の配線格子は第1のAl配線でレイアウトされているので配線領域として利用できないという課題があった。【解決手段】 PMOSトランジスタとNMOSトランジスタ間の相互の接続をこれらのトランジスタのソース・ドレイン領域に低抵抗化され形成されたサリサイド層を介して行うことで部分的にセル内配線における第1のAl配線の代用となり、これによりサリサイド層の上方にできた空き領域に配線領域を設定することができるのでチップレイアウトの自由度を高めるものである。

請求項（抜粋）：

シリコン基板表面において、一方向に配列され第1電位を供給する第1電源配線と接続した第1電界効果トランジスタ群と、これに並んで配列され上記第1電位よりも低い第2電位を供給する第2電源配線と接続した第2電界効果トランジスタ群と、これらのトランジスタを相互に接続する導電性配線を備えた半導体集積回路装置において、上記第1および第2電界効果トランジスタ群の少なくとも一方のトランジスタ群の各トランジスタのソース・ドレイン領域にはシリサイド層が形成されこれが上記導電性配線と接続し配線層を成し、この配線層の上方には上記導電性配線による信号配線を配置できることを特徴とする半導体集積回路装置。

IPC (3件)：

H01L 27/118 , H01L 21/28 301 , H01L 21/82

FI (3件)：

H01L 21/82 M , H01L 21/28 301 T , H01L 21/82 W

引用特許：

審査官引用 (5件)

特開昭63-027037
特開平4-237165
特開昭63-027037

全件表示

前のページに戻る