特許
J-GLOBAL ID:200903035350565519

半導体装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 土屋 勝
公報種別:公開公報
出願番号(国際出願番号):特願平7-152379
公開番号(公開出願番号):特開平8-321591
出願日: 1995年05月26日
公開日(公表日): 1996年12月03日
要約:
【要約】【目的】 周辺回路部における拡散層のシート抵抗が低くて周辺回路が多い場合に特に高速動作が可能であり且つ微細な半導体装置を提供する。【構成】 SiO2 膜22から成る側壁をポリサイド層14に形成した後、SiN膜24を全面に形成し、このSiN膜24をストッパにして多結晶Si膜33をエッチングしてキャパシタ36の上部電極を形成する。その後、周辺回路部17のSiN膜24をエッチングし、露出したSi基板11の表面にTiSi2 膜38を形成する。SiN膜24をエッチングしてもSiO2 膜22はエッチングされずに残るので、TiSi2 膜38を自己整合的に形成することができる。
請求項(抜粋):
メモリセルアレイ部と周辺回路部とが設けられており、前記メモリセルアレイ部におけるメモリセルがキャパシタを用いて構成されている半導体装置において、前記周辺回路部の半導体基板に設けられている拡散層の表面に、半導体と金属との化合物膜が設けられていることを特徴とする半導体装置。
IPC (4件):
H01L 27/108 ,  H01L 21/8242 ,  H01L 21/28 301 ,  H01L 21/3205
FI (3件):
H01L 27/10 681 F ,  H01L 21/28 301 T ,  H01L 21/88 Q

前のページに戻る