特許

J-GLOBAL ID：200903035356799465

出力回路

発明者： 野島 政嗣 ,  小川 道雄
出願人/特許権者： 富士通株式会社
代理人 (1件)： 青木 朗 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-304535
公開番号（公開出願番号）：特開平5-145397
出願日： 1991年11月20日
公開日（公表日）： 1993年06月11日
要約：

【要約】 (修正有)【目的】 出力の信号変化の速度を向上させ、貫通電流の発生を防止して、消費電力を低減する。【構成】 同一の回路構成を有し、且つ入力信号VINとその相補入力信号VIN/(バー)とがそれぞれ個別に入力される、第1と第2のカレントミラー回路20,21で構成された入力部30の相補的出力により駆動部23のトランジスタQ1とQ2は、一方がONの時、他方がOFFとなり、且つ同時にON-OFF動作をする。その為、Hレベル信号創成回路10のトランジスタQ7がONすると同時にLレベル信号創成回路のトランジスタQ9がOFFするので、出力信号VOUT の“L”レベルから“H”レベルへの変換速度が早くなる。両トランジスタQ7とQ9が同時にONする状態が回避されるので、貫通電流の発生が防止される。

請求項（抜粋）：

第1の電源と第2の電源の間に形成された出力回路であって、該出力回路は、同一の回路構成を有し且つ入力信号とその相補入力信号とがそれぞれ入力される第1と第2のカレントミラー回路で構成された入力部と、第1と第2のトランジスタが直列に接続された回路から構成される駆動部を備え、該駆動部の第1のトランジスタのコレクタは該第1の電源に接続されると共にそのエミッタは第2のトランジスタのコレクタと接続され該第2のトランジスタのエミッタは該第2の電源に接続されており、且つ該第1のトランジスタのベースは該一方のカレントミラー回路の出力と接続され、又該第2のトランジスタのベースは該他方のカレントミラー回路の出力と接続されており、更に、該第1のトランジスタのコレクタと接続された“H”レベル信号創成回路と該第2のトランジスタのコレクタと接続された“L”レベル信号創成回路、並びに該“H”レベル信号創成回路と該“L”レベル信号創成回路との間に形成された出力端子とから構成された出力部とから構成されている事を特徴とする出力回路。

IPC (4件)：

H03K 19/0175 ,  H03K 17/16 ,  H03K 19/013 ,  H03K 19/088