特許
J-GLOBAL ID：200903035362828019
論理集積回路
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
大日方 富雄
公報種別：公開公報
出願番号（国際出願番号）：特願平4-254853
公開番号（公開出願番号）：特開平6-109816
出願日： 1992年09月24日
公開日（公表日）： 1994年04月22日
要約：
【要約】【構成】 論理LSIを複数の機能ブロックに分割し、各機能ブロックの出力部に、制御信号によってデータをラッチする機能と入力信号をそのまま素通りさせる機能とに切り換えることが可能な構成のスキャン機能付きバッファ回路を設けるとともに、これらのバッファ回路をテスト専用バスに接続し、テストデータを直接上記バッファに入れたり読み出したりできるようにした。【効果】 各機能ブロックごとにテストパターンを作成し、また各機能ブロックごとに診断を行なうことができるとともに、一度設計した機能ブロックを他のLSIに使用する場合には既に作成されているテストパターンを利用できるようになるため、テストパターンの作成およびテストに要する時間を従来の診断方式に比べて大幅に短縮することができる。
請求項（抜粋）：
論理LSIが複数の機能ブロックに分割され、各機能ブロックは外部から直接テストデータが入力可能に構成され、各機能ブロックごとのテストが可能に構成されていることを特徴とする論理集積回路。
IPC (2件)：
前のページに戻る
